公开(公告)号：GB2500542B

公开(公告)日：2014-08-20

申请号：GB201312093

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

公开(公告)号：DE112011103809T5

公开(公告)日：2013-08-14

申请号：DE112011103809

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

Abstract: Eine elektronische Einheit weist einen Isolator, ein in dem Isolator eingebettetes erstes Gate, wobei eine obere Oberfläche des ersten Gates im Wesentlichen koplanar mit einer Oberfläche des Isolators ist, eine über dem ersten Gate und dem Isolator gebildete erste dielektrische Schicht und einen Kanal auf. Der Kanal weist eine auf der ersten dielektrischen Schicht gebildete Doppelschichtgraphenschicht auf. Die erste dielektrische Schicht stellt eine im Wesentlichen flache Oberfläche bereit, auf der der Kanal gebildet ist. Eine zweite dielektrische Schicht ist über der Doppelschichtgraphenschicht gebildet und ein lokales zweites Gate ist über der zweiten dielektrischen Schicht gebildet. Jedes von dem lokalen ersten und lokalen zweiten Gate ist mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt. Das lokale erste und lokale zweite Gate bilden ein erstes Paar von Gates, um einen ersten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern.

公开(公告)号：GB2510058A

公开(公告)日：2014-07-23

申请号：GB201322674

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE STOJAN

IPC: H01L29/423 ,  B82Y10/00 ,  B82Y30/00 ,  H01L29/16 ,  H01L29/49 ,  H01L29/778 ,  H01L29/786 ,  H01L51/00

Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.

公开(公告)号：GB2500542A

公开(公告)日：2013-09-25

申请号：GB201312093

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

Abstract: An electronic device comprises an insulator, a local first gate embedded in the insulator with a top surface of the first gate being substantially coplanar with a surface of the insulator, a first dielectric layer formed over the first gate and insulator, and a channel. The channel comprises a bilayer graphene layer formed on the first dielectric layer. The first dielectric layer provides a substantially flat surface on which the channel is formed. A second dielectric layer formed over the bilayer graphene layer and a local second gate formed over the second dielectric layer. Each of the local first and second gates is capacitively coupled to the channel of the bilayer graphene layer. The local first and second gates form a first pair of gates to locally control a first portion of the bilayer graphene layer.

公开(公告)号：DE112011103809B4

公开(公告)日：2020-07-09

申请号：DE112011103809

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L29/16 ,  H01L21/18 ,  H01L21/336 ,  H01L21/8228 ,  H01L27/092 ,  H01L29/78

Abstract: Elektronische Einheit (100, 200, 300, 400), aufweisend:einen Isolator (110);ein in dem Isolator eingebettetes lokales erstes Gate (115, 215, 315), wobei eine obere Oberfläche des ersten Gates mit einer Oberfläche des Isolators im Wesentlichen koplanar ist;eine über dem ersten Gate und dem Isolator gebildete erste dielektrische Schicht (120);einen auf der ersten dielektrischen Schicht gebildeten Kanal, der eine Doppelschichtgraphenschicht (130) aufweist, wobei die erste dielektrische Schicht (120) eine im Wesentlichen flache Oberfläche bereitstellt, auf der der Kanal gebildet ist, wobei jede Schicht der Doppelschichtgraphenschicht eine zweidimensionale planare Lage von Kohlenstoffatomen ist;eine über der Doppelschichtgraphenschicht gebildete zweite dielektrische Schicht (135);ein über der zweiten dielektrischen Schicht gebildetes lokales zweites Gate (140; 240; 340), wobei jedes von dem lokalen ersten und lokalen zweiten Gate dafür gestaltet ist, mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt zu sein, wobei das lokale erste und lokale zweite Gate ein erstes Paar von Gates bilden, um einen ersten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern, wobei das erste Paar von Gates als Gates eines ersten Transistors (175; 275; 405) arbeitet;ein in dem Isolator eingebettetes lokales drittes Gate (155; 255; 355), wobei eine obere Oberfläche des dritten Gates mit einer Oberfläche des Isolators im Wesentlichen koplanar ist; undein über der zweiten dielektrischen Schicht gebildetes lokales viertes Gate (160; 260; 360), wobei jedes von dem lokalen dritten und lokalen vierten Gate dafür gestaltet ist, mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt zu sein;wobei das lokale dritte und lokale vierte Gate wenigstens ein zweites Paar von Gates bilden, um wenigstens einen zweiten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern; undwobei das wenigstens zweite Paar von Gates als Gates eines zweiten Transistors (180; 280; 410) arbeitet.

公开(公告)号：DE112012001825B4

公开(公告)日：2016-05-04

申请号：DE112012001825

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON DANIEL ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE S

IPC: H01L29/16 ,  B82Y10/00 ,  H01L21/28 ,  H01L21/336 ,  H01L29/49 ,  H01L29/786

Abstract: Verfahren zum Herstellen einer Transistor-Einheit, das die Schritte aufweist: Bereitstellen eines Wafers mit einer Schicht aus einem elektrisch leitfähigen Material auf einer isolierenden Schicht; Bilden von Hohlräumen in dem Wafer, um einen oder mehrere Anteile des leitfähigen Materials zu isolieren, wobei ein isolierter Anteil des leitfähigen Materials als ein lokales unteres Gate der Einheit dient; Füllen der Hohlräume mit einem Dielektrikum; Bilden eines Gate-Dielektrikums auf dem unteren Gate; Bilden eines Nanostruktur-Materials auf der Grundlage von Kohlenstoff über wenigstens einem Anteil des Gate-Dielektrikums, wobei ein Anteil des Nanostruktur-Materials auf der Grundlage von Kohlenstoff als ein Kanal der Einheit dient; und Bilden von leitfähigen Source- und Drain-Kontakten an einem oder mehreren Anteilen des Nanostruktur-Materials auf der Grundlage von Kohlenstoff auf entgegengesetzten Seiten des Kanals, die als Source- und Drain-Bereiche der Einheit dienen.

公开(公告)号：GB2510058B

公开(公告)日：2015-11-25

申请号：GB201322674

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE STOJAN

IPC: H01L29/423 ,  B82Y10/00 ,  B82Y30/00 ,  H01L29/16 ,  H01L29/49 ,  H01L29/786 ,  H01L51/00

Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.

公开(公告)号：DE112012001825T5

公开(公告)日：2014-02-13

申请号：DE112012001825

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON DANIEL ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE S

IPC: H01L29/16

Abstract: Es werden Transistor-Einheiten mit Kanälen auf der Grundlage von Material im Nanobereich (z. B. Kohlenstoff-Nanoröhren-Kanäle oder Graphen-Kanäle) sowie Techniken zur Herstellung derselben bereitgestellt. In einem Aspekt wird eine Transistor-Einheit bereitgestellt. Die Transistor-Einheit beinhaltet ein Substrat; einen Isolator auf dem Substrat; ein lokales unteres Gate, das in dem Isolator eingebettet ist, wobei eine Oberseite des Gates im Wesentlichen koplanar mit einer Oberfläche des Isolators ist; ein lokales Gate-Dielektrikum auf dem unteren Gate; ein Nanostruktur-Material auf der Grundlage von Kohlenstoff über wenigstens einem Anteil des lokalen Gate-Dielektrikums, wobei ein Anteil des Nanostruktur-Materials auf der Grundlage von Kohlenstoff als ein Kanal der Einheit dient; sowie leitfähige Source- und Drain-Kontakte an einem oder mehreren Anteilen des Nanostruktur-Materials auf der Grundlage von Kohlenstoff auf entgegengesetzten Seiten des Kanals, die als Source- und Drain-Bereiche der Einheit dienen.