公开(公告)号：WO2014074187A3

公开(公告)日：2014-11-20

申请号：PCT/US2013054305

申请日：2013-08-09

Applicant: IBM

Inventor： FRANKLIN AARON D ,  SMITH JOSHUA T ,  TULEVSKI GEORGE S

IPC: C01B31/00 ,  D01F11/00 ,  D01F11/12

CPC classification number: H01B13/00 ,  B82Y30/00 ,  B82Y40/00 ,  H05K1/0296 ,  Y10S977/742

Abstract: A method of forming an electrode is disclosed. A carbon nanotube is deposited on a substrate. A section of the carbon nanotube is removed to form at least one exposed end defining a first gap. A metal is deposited at the at least one exposed end to form the electrode that defines a second gap.

Abstract translation: 公开了形成电极的方法。 碳纳米管沉积在基底上。 去除碳纳米管的一部分以形成限定第一间隙的至少一个暴露端。 金属沉积在至少一个暴露的端部以形成限定第二间隙的电极。

公开(公告)号：WO2014070267A2

公开(公告)日：2014-05-08

申请号：PCT/US2013052162

申请日：2013-07-26

Applicant: IBM

Inventor： FARMER DAMON B ,  FRANKLIN AARON D ,  SMITH JOSHUA T ,  TULEVSKI GEORGE S

IPC: H01L21/60 ,  B82Y40/00

CPC classification number: H01L21/02603 ,  B82Y99/00 ,  H01L21/02606 ,  H01L29/0665 ,  H01L29/0669 ,  H01L29/0673 ,  H01L29/78 ,  H01L51/0048 ,  H01L51/105 ,  Y10S977/742

Abstract: A method of creating a semiconductor device is disclosed. An end of a carbon nanotube is unzipped to provide a substantially flat surface. A contact of the semiconductor device is formed. The substantially flat surface of the carbon nanotube is coupled to the contact to create the semiconductor device. An energy gap in the unzipped end of the carbon nanotube may be less than an energy gap in a region of the carbon nanotube outside of the unzipped end region.

Abstract translation: 公开了一种制造半导体器件的方法。 解压缩碳纳米管的端部以提供基本平坦的表面。 形成半导体器件的接触。 将碳纳米管的基本上平坦的表面耦合到触点以产生半导体器件。 在碳纳米管的解压缩端的能隙可以小于解压缩端区域外的碳纳米管区域的能隙。

公开(公告)号：GB2500542B

公开(公告)日：2014-08-20

申请号：GB201312093

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

公开(公告)号：GB2523936A

公开(公告)日：2015-09-09

申请号：GB201510917

申请日：2013-08-16

Applicant: IBM

Inventor： FRANKLIN AARON D ,  KOSWATTA SIYURANGA O ,  SMITH JOSHUA T

IPC: H01L51/05 ,  B82Y10/00

Abstract: A method of fabricating a semiconducting device is disclosed. A carbon nanotube is formed on a substrate. A portion of the substrate is removed to form a recess below a section of the carbon nanotube. A doped material is applied in the recess to fabricate the semiconducting device. The recess may be between one or more contacts formed on the substrate separated by a gap.

公开(公告)号：DE112011103809T5

公开(公告)日：2013-08-14

申请号：DE112011103809

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

Abstract: Eine elektronische Einheit weist einen Isolator, ein in dem Isolator eingebettetes erstes Gate, wobei eine obere Oberfläche des ersten Gates im Wesentlichen koplanar mit einer Oberfläche des Isolators ist, eine über dem ersten Gate und dem Isolator gebildete erste dielektrische Schicht und einen Kanal auf. Der Kanal weist eine auf der ersten dielektrischen Schicht gebildete Doppelschichtgraphenschicht auf. Die erste dielektrische Schicht stellt eine im Wesentlichen flache Oberfläche bereit, auf der der Kanal gebildet ist. Eine zweite dielektrische Schicht ist über der Doppelschichtgraphenschicht gebildet und ein lokales zweites Gate ist über der zweiten dielektrischen Schicht gebildet. Jedes von dem lokalen ersten und lokalen zweiten Gate ist mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt. Das lokale erste und lokale zweite Gate bilden ein erstes Paar von Gates, um einen ersten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern.

公开(公告)号：GB2510058A

公开(公告)日：2014-07-23

申请号：GB201322674

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE STOJAN

IPC: H01L29/423 ,  B82Y10/00 ,  B82Y30/00 ,  H01L29/16 ,  H01L29/49 ,  H01L29/778 ,  H01L29/786 ,  H01L51/00

Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.

公开(公告)号：GB2500542A

公开(公告)日：2013-09-25

申请号：GB201312093

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L21/00 ,  H01L21/84

Abstract: An electronic device comprises an insulator, a local first gate embedded in the insulator with a top surface of the first gate being substantially coplanar with a surface of the insulator, a first dielectric layer formed over the first gate and insulator, and a channel. The channel comprises a bilayer graphene layer formed on the first dielectric layer. The first dielectric layer provides a substantially flat surface on which the channel is formed. A second dielectric layer formed over the bilayer graphene layer and a local second gate formed over the second dielectric layer. Each of the local first and second gates is capacitively coupled to the channel of the bilayer graphene layer. The local first and second gates form a first pair of gates to locally control a first portion of the bilayer graphene layer.

公开(公告)号：DE112011103809B4

公开(公告)日：2020-07-09

申请号：DE112011103809

申请日：2011-12-21

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN

IPC: H01L29/16 ,  H01L21/18 ,  H01L21/336 ,  H01L21/8228 ,  H01L27/092 ,  H01L29/78

Abstract: Elektronische Einheit (100, 200, 300, 400), aufweisend:einen Isolator (110);ein in dem Isolator eingebettetes lokales erstes Gate (115, 215, 315), wobei eine obere Oberfläche des ersten Gates mit einer Oberfläche des Isolators im Wesentlichen koplanar ist;eine über dem ersten Gate und dem Isolator gebildete erste dielektrische Schicht (120);einen auf der ersten dielektrischen Schicht gebildeten Kanal, der eine Doppelschichtgraphenschicht (130) aufweist, wobei die erste dielektrische Schicht (120) eine im Wesentlichen flache Oberfläche bereitstellt, auf der der Kanal gebildet ist, wobei jede Schicht der Doppelschichtgraphenschicht eine zweidimensionale planare Lage von Kohlenstoffatomen ist;eine über der Doppelschichtgraphenschicht gebildete zweite dielektrische Schicht (135);ein über der zweiten dielektrischen Schicht gebildetes lokales zweites Gate (140; 240; 340), wobei jedes von dem lokalen ersten und lokalen zweiten Gate dafür gestaltet ist, mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt zu sein, wobei das lokale erste und lokale zweite Gate ein erstes Paar von Gates bilden, um einen ersten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern, wobei das erste Paar von Gates als Gates eines ersten Transistors (175; 275; 405) arbeitet;ein in dem Isolator eingebettetes lokales drittes Gate (155; 255; 355), wobei eine obere Oberfläche des dritten Gates mit einer Oberfläche des Isolators im Wesentlichen koplanar ist; undein über der zweiten dielektrischen Schicht gebildetes lokales viertes Gate (160; 260; 360), wobei jedes von dem lokalen dritten und lokalen vierten Gate dafür gestaltet ist, mit dem Kanal der Doppelschichtgraphenschicht kapazitiv gekoppelt zu sein;wobei das lokale dritte und lokale vierte Gate wenigstens ein zweites Paar von Gates bilden, um wenigstens einen zweiten Teilbereich der Doppelschichtgraphenschicht lokal zu steuern; undwobei das wenigstens zweite Paar von Gates als Gates eines zweiten Transistors (180; 280; 410) arbeitet.

公开(公告)号：GB2510058B

公开(公告)日：2015-11-25

申请号：GB201322674

申请日：2012-05-07

Applicant: IBM

Inventor： CHEN ZHIHONG ,  FRANKLIN AARON D ,  HAN SHU-JEN ,  HANNON JAMES BOWLER ,  SAENGER KATHERINE L ,  TULEVSKI GEORGE STOJAN

IPC: H01L29/423 ,  B82Y10/00 ,  B82Y30/00 ,  H01L29/16 ,  H01L29/49 ,  H01L29/786 ,  H01L51/00

Abstract: Transistor devices having nanoscale material-based channels (e.g., carbon nanotube or graphene channels) and techniques for the fabrication thereof are provided. In one aspect, a transistor device is provided. The transistor device includes a substrate; an insulator on the substrate; a local bottom gate embedded in the insulator, wherein a top surface of the gate is substantially coplanar with a surface of the insulator; a local gate dielectric on the bottom gate; a carbon-based nanostructure material over at least a portion of the local gate dielectric, wherein a portion of the carbon-based nanostructure material serves as a channel of the device; and conductive source and drain contacts to one or more portions of the carbon-based nanostructure material on opposing sides of the channel that serve as source and drain regions of the device.

公开(公告)号：DE112013005369T5

公开(公告)日：2015-07-30

申请号：DE112013005369

申请日：2013-08-16

Applicant: IBM

Inventor： FRANKLIN AARON D ,  KOSWATTA SIYURANGA O ,  SMITH JOSHUA T

IPC: H01L21/336

Abstract: Ein Verfahren zum Fertigen einer Halbleitereinheit wird offenbart. Eine Kohlenstoff-Nanoröhre wird auf einem Substrat ausgebildet. Ein Abschnitt des Substrats wird so entfernt, dass eine Vertiefung unter einem Teilabschnitt der Kohlenstoff-Nanoröhre ausgebildet wird. Ein dotiertes Material wird so in der Vertiefung aufgebracht, dass die Halbleitereinheit gefertigt wird. Die Vertiefung kann sich zwischen einem oder mehreren Kontakten befinden, die durch einen Zwischenraum getrennt auf dem Substrat ausgebildet sind.