System and method for tod clock steering
    1.
    发明专利
    System and method for tod clock steering 有权
    用于时间转向的系统和方法

    公开(公告)号:JP2007080264A

    公开(公告)日:2007-03-29

    申请号:JP2006243549

    申请日:2006-09-08

    CPC classification number: G06F1/14

    Abstract: PROBLEM TO BE SOLVED: To provide a system, a method and a computer program for steering a time-of-day (TOD) clock for a computer system having a physical clock providing a time base for executing operations that is stepped to a common oscillator. SOLUTION: The method includes computing a TOD clock offset value (d) to be added to a physical clock value (Tr) to obtain a logical TOD clock value (Tb), where the logical TOD clock value is adjustable without adjusting a stepping rate of the oscillator. COPYRIGHT: (C)2007,JPO&INPIT

    Abstract translation: 要解决的问题:提供一种用于为具有物理时钟提供时间基准的计算机系统的时间(TOD)时钟的系统,方法和计算机程序,所述物理时钟提供用于执行步进到 一个共同的振荡器。 解决方案:该方法包括计算要添加到物理时钟值(Tr)的TOD时钟偏移值(d)以获得逻辑TOD时钟值(Tb),其中逻辑TOD时钟值可调整而不调整 振荡器的步进率。 版权所有(C)2007,JPO&INPIT

    Generation and distribution of a synchronised time source

    公开(公告)号:GB2509376A

    公开(公告)日:2014-07-02

    申请号:GB201319721

    申请日:2013-11-08

    Applicant: IBM

    Abstract: Apparatus for managing a synchronised time source comprises a first oscillator 104, a time source controller 110 coupled with the first oscillator and corrected time interval counters 122, 132 coupled with the time source controller. The first oscillator is configured to transmit a raw time interval pulse at regular or near regular intervals. The time source controller is configured to receive an indication the current day or the current time, such as via a NTP interface 102, and to determine that the raw interval pulse should be adjusted based on the indication of time. The time source controller is also configured to generate a steered time interval pulse based, at least partly, on the raw time interval pulse and the indication of time, and distribute the steered time interval pulse to a plurality of hardware components. The time interval counters are configured to host a time value based on the output from the time source controller. The apparatus may further comprise: a second oscillator generating grid oscillator pulses, a steering counter which counts grid oscillator pulses and a steering control register which stores indications relating to the steering of the raw time interval pulse, and a comparison circuit.

    ERZEUGUNG UND VERTEILUNG EINER SYNCHRONISIERTEN ZEITQUELLE

    公开(公告)号:DE102013222471B4

    公开(公告)日:2018-08-02

    申请号:DE102013222471

    申请日:2013-11-06

    Applicant: IBM

    Abstract: Eine Vorrichtung, die einen ersten Oszillator, eine mit dem ersten Oszillator verbundene Zeitquellen-Steuereinheit und mit der Zeitquellen-Steuereinheit verbundene korrigierte Zeitintervallzähler aufweist. Der erste Oszillator ist eingerichtet, einen Roh-Zeitintervallimpuls in regelmäßigen oder nahezu regelmäßigen Intervallen zu übertragen. Die Zeitquellen-Steuereinheit ist eingerichtet, eine Zeitangabe zu empfangen, die mindestens eines von aktuellem Tag und aktueller Uhrzeit angibt, und festzustellen, dass der Roh-Zeitintervallimpuls auf der Grundlage der Zeitangabe angepasst werden sollte. Die Zeitquellen-Steuereinheit ist zudem eingerichtet, einen gelenkten Zeitintervallimpuls zumindest teilweise auf der Grundlage des Roh-Zeitintervallimpuls und der Zeitangabe zu erzeugen und den gelenkten Zeitintervallimpuls auf eine Vielzahl von Hardwarekomponenten zu verteilen. Die Zeitintervallzähler sind eingerichtet, einen Zeitwert auf der Grundlage der Ausgabe von der Zeitquellen-Steuereinheit zu beherbergen.

    Updating time-of-day registers using dynamically varying processor frequencies

    公开(公告)号:GB2455009A

    公开(公告)日:2009-06-03

    申请号:GB0822766

    申请日:2008-12-15

    Applicant: IBM

    Abstract: A method for writing data to a time-of-day (TOD) register controlled by clock cycles of a dynamically varying frequency processor comprises having a first stage 14 TOD register 10 generating a carry 242 into the next higher bit value of a second higher stage 12 of said TOD register. When a precalculated maximum value has been reached, the second stage 12 bit value is repeatedly incremented in response to a carry generated by the first stage 14 until an external synchronization 18 pulse toggling the next higher bit adjacent to the highest bit of said second stage, is received. The maximum value is decreased with decreasing clock frequency and the second stage 12 continues to count in a monotonously or uniformly increasing manner, until the synchronization pulse is received. A similar method can be used to calibrating time information based on processor frequency. A TOD register is used as a counter driven by a frequency divider output and the difference in time between two or more carry generation events can be minimised.

    Verfahren und Verarbeitungseinheit zur kontinuierlichen Bereitstellung eines Präzisionssystemakts

    公开(公告)号:DE102012203531B4

    公开(公告)日:2016-02-11

    申请号:DE102012203531

    申请日:2012-03-06

    Applicant: IBM

    Abstract: Die Erfindung betrifft ein Verfahren zur kontinuierlichen Bereitstellung eines Präzisionssystemtakts, der einem Prozessorkern (2) zugeordnet ist, wobei der Systemtakt ein Host-Taktregister (5) umfasst, das mithilfe eines Präzisionsoszillators aktualisiert wird, das Verfahren die Schritte des Bereitstellens eines Firmware-Taktregisters (6), des Hochzählens des Firmware-Taktregisters (6) bei jedem Hochzählen des Host-Taktregisters (5), der Überwachung von Ausfällen des Host-Taktregisters (5) und bei einem Ausfall des Host-Taktregisters (5) das kontinuierliche Hochzählen des Firmware-Taktregisters (6) mithilfe von Zeitsignalen des Prozessorkerns (2) sowie bei Empfang einer Anforderung auf Bereitstellung eines Taktwertes das Bereitstellen des Inhalts des Host-Taktregisters (5) umfasst, wenn kein Ausfall festgestellt wurde, und andernfalls den Inhalt des Firmware-Taktregisters (6).

    ERZEUGUNG UND VERTEILUNG EINER SYNCHRONISIERTEN ZEITQUELLE

    公开(公告)号:DE102013222471A1

    公开(公告)日:2014-05-15

    申请号:DE102013222471

    申请日:2013-11-06

    Applicant: IBM

    Abstract: Eine Vorrichtung, die einen ersten Oszillator, eine mit dem ersten Oszillator verbundene Zeitquellen-Steuereinheit und mit der Zeitquellen-Steuereinheit verbundene korrigierte Zeitintervallzähler aufweist. Der erste Oszillator ist eingerichtet, einen Roh-Zeitintervallimpuls in regelmäßigen oder nahezu regelmäßigen Intervallen zu übertragen. Die Zeitquellen-Steuereinheit ist eingerichtet, eine Zeitangabe zu empfangen, die mindestens eines von aktuellem Tag und aktueller Uhrzeit angibt, und festzustellen, dass der Roh-Zeitintervallimpuls auf der Grundlage der Zeitangabe angepasst werden sollte. Die Zeitquellen-Steuereinheit ist zudem eingerichtet, einen gelenkten Zeitintervallimpuls zumindest teilweise auf der Grundlage des Roh-Zeitintervallimpuls und der Zeitangabe zu erzeugen und den gelenkten Zeitintervallimpuls auf eine Vielzahl von Hardwarekomponenten zu verteilen. Die Zeitintervallzähler sind eingerichtet, einen Zeitwert auf der Grundlage der Ausgabe von der Zeitquellen-Steuereinheit zu beherbergen.

    High availability, high precision system clock register arrangement

    公开(公告)号:GB2489307A

    公开(公告)日:2012-09-26

    申请号:GB201204158

    申请日:2012-03-09

    Applicant: IBM

    Abstract: A time of day (TOD) system clock associated with a processing core (2) comprises a host clock register (5) incremented by means of a high precision oscillator (3) and a firmware clock register (6), incremented every time the host clock register (5) is incremented. The system monitors for failures of the host clock register (5), and during a failure of the host clock register (5) increments the firmware clock register (6) by means of timing signals of the processing core (2). Upon receiving a clock value read request providing the content of the host clock register (5) if no failure is detected and updating the firmware clock register (6) with the value of the host clock register (5).

Patent Agency Ranking