公开(公告)号：JP2011086950A

公开(公告)日：2011-04-28

申请号：JP2010272800

申请日：2010-12-07

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： GOPALAKRISHNAN KAILASH ,  MITZI DAVID BRIAN ,  SHENOY ROHIT SUDHIR

IPC: H01L27/105 ,  H01L45/00 ,  H01L49/00

CPC classification number: H01L45/142 ,  C23C18/1204 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/141 ,  H01L45/1608

Abstract: PROBLEM TO BE SOLVED: To provide an electrolytic device based on a solution-processed electrolyte.
SOLUTION: The present disclosure relates to the solid electrolyte device comprising an amorphous chalcogenide solid active electrolytic layer; first and second metallic layers. The amorphous chalcogenide solid active electrolytic layer is located between the first and the second metallic layers. The amorphous chalcogenide solid active electrolytic layer is prepared by obtaining a solution of a hydrazine-based precursor to a metal chalcogenide; applying the solution onto a substrate; and thereafter annealing the precursor to convert the precursor to the amorphous metal chalcogenide. The present disclosure also relates to processes for fabricating the solid electrolyte device.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：提供一种基于溶液处理电解质的电解装置。 解决方案：本公开内容涉及包含无定型硫族化物固体活性电解质层的固体电解质器件; 第一和第二金属层。 无定形硫族化物固体活性电解质层位于第一和第二金属层之间。 无定形硫族化物固体活性电解质层是通过将金属硫属元素化合物的肼类前体溶液获得的， 将溶液施加到基底上; 然后使前体退火以将前体转化为无定形金属硫族化物。 本公开还涉及制造固体电解质器件的方法。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：DE112012003382T5

公开(公告)日：2014-04-30

申请号：DE112012003382

申请日：2012-08-15

Applicant: IBM

Inventor： GOPALAKRISHNAN KAILASH ,  VIRWANI KUMAR ,  SHENOY ROHIT SUDHIR ,  KELLOCK ANDREW JOHN ,  BETHUNE DONALD STIMSON

IPC: H01L27/10 ,  H01L21/768 ,  H01L29/82 ,  H01L29/86

Abstract: Eine kristalline Schottky-Barrieren-ähnliche Halbleiterdiode, die zwischen zwei leitenden Elektroden angeordnet ist, ist mit einem Speicherelement, einer Wortleitung und einer Bitleitung in Reihe geschaltet, wobei der Aufbau für Spannungsspielräume von mehr als 1 V und Stromdichten von mehr als 5 × 106 A/cm2 sorgt. Diese Schottky-Barrieren-ähnliche Diode kann unter Bedingungen hergestellt werden, die mit der Niedertemperatur-BEOL-Halbleiterverarbeitung kompatibel sind, kann bei niedrigen Spannungen hohe Stromstärken zuführen, zeigt hohe EIN/AUS-Verhältnisse und ermöglicht große Speicheranordnungen.

公开(公告)号：PL4356236T3

公开(公告)日：2025-04-14

申请号：PL22735341

申请日：2022-06-09

Applicant: IBM

Inventor： LICHTENAU CEDRIC ,  GOPALAKRISHNAN KAILASH ,  SRINIVASAN VIJAYALAKSHMI ,  SAPORITO ANTHONY ,  SHUKLA SUNIL ,  VENKATARAMANI SWAGATH

IPC: G06F7/76

公开(公告)号：DE112023001068T5

公开(公告)日：2025-01-09

申请号：DE112023001068

申请日：2023-02-20

Applicant: IBM

Inventor： LICHTENAU CEDRIC ,  SRINIVASAN VIJAYALAKSHMI ,  SHUKLA SUNIL K ,  VENKATARAMANI SWAGATH ,  GOPALAKRISHNAN KAILASH ,  HORBACH HOLGER ,  FIGULI RAZVAN PETER ,  WANG WEI ,  LI YULONG ,  LUTZ MARTIN

IPC: G06F3/06

Abstract: Das Verarbeiten von Eingabedaten zur Übertragung zu einem Datenkonsumenten wie z.B. einer Künstliche-Intelligenz-Steuerungsroutine (Künstliche-Intelligenz-Engine) wird durch Anordnen der Eingabedaten in eine einheitliche Struktur durchgeführt, die aus Sticks von Daten besteht, die kombiniert sind, um Seiten von Sticks zu bilden. Bei einem „Stick“ handelt es sich um einen beliebigen in geeigneter Weise bemessenen Satz von Eingabedatenelementen, wodurch die Größe des Sticks feststeht. Ein Maskierungsmuster wird für Sticks von Daten, die bestimmte Bereiche von ungültigen Daten aufweisen, zur Inanspruchnahme partieller Sticks eingerichtet, während die Gültigkeit der Eingabedaten aufrechterhalten wird, die gerade übertragen werden. Das Maskierungsmuster wird auf der Grundlage von Anweisungen zum Festlegen der aktiven Maske und des Wertes (SAMV-Anweisungen, SAMV = set-active-mask-and-value) abgeleitet. Das abgeleitete Maskenmuster wird für nachfolgende Ladeanweisungen an den Datenkonsumenten weitergeleitet.

公开(公告)号：DE112020003600T5

公开(公告)日：2022-04-14

申请号：DE112020003600

申请日：2020-08-17

Applicant: IBM

Inventor： SUN XIAO ,  CHOI JUNGWOOK ,  WANG NAIGANG ,  CHEN CHIA-YU ,  GOPALAKRISHNAN KAILASH

IPC: G06N3/08

Abstract: Eine Vorrichtung zum Trainieren und Folgern eines neuronalen Netzes enthält Schalttechnik, die so konfiguriert ist, dass sie eine erste Gewichtung mit einem ersten Format, das eine erste Anzahl von Bits enthält, zumindest teilweise auf Grundlage einer zweiten Gewichtung mit einem zweiten Format, das eine zweite Anzahl von Bits enthält, und eines Rests mit einem dritten Format, das eine dritte Anzahl von Bits enthält, erzeugt. Die zweite Anzahl von Bits und die dritte Anzahl von Bits sind jeweils kleiner als die erste Anzahl von Bits. Die Schalttechnik ist ferner so konfiguriert, dass sie die zweite Gewichtung zumindest teilweise auf Grundlage der ersten Gewichtung aktualisiert und den Rest zumindest teilweise auf Grundlage der aktualisierten zweiten Gewichtung und der ersten Gewichtung aktualisiert. Die Schalttechnik ist ferner so konfiguriert, dass sie die erste Gewichtung zumindest teilweise auf Grundlage der aktualisierten zweiten Gewichtung und des aktualisierten Rests aktualisiert.

公开(公告)号：DE112018006189T5

公开(公告)日：2020-09-03

申请号：DE112018006189

申请日：2018-11-30

Applicant: IBM

Inventor： CHEN CHIA-YU ,  AGRAWAL ANKUR ,  BRAND DANIEL ,  GOPALAKRISHNAN KAILASH ,  CHOI JUNGWOOK

IPC: G06N3/08

Abstract: Ausführungsformen der vorliegenden Erfindung stellen ein auf einem Computer ausgeführtes Verfahren zum adaptiven Komprimieren von Restgradienten zum Trainieren eines auf Deep-Learning beruhenden neuronalen Netzes (DNN) bereit. Das Verfahren umfasst ein Erhalten, durch einen ersten Lerner, eines aktuellen Gradientenvektors für eine neuronale Netzschicht des DNN, wobei der aktuelle Gradientenvektor Gradientengewichte von Parametern der neuronalen Netzschicht enthält, die aus einer kleinen Teilmenge von Trainingsdaten berechnet werden. Es wird ein aktueller Residuenvektor erzeugt, der Restgradientengewichte für die kleine Teilmenge enthält. Es wird ein komprimierter aktueller Residuenvektor auf der Grundlage eines Aufteilens der Restgradientengewichte des aktuellen Residuenvektors in eine Mehrzahl von Intervallen einer einheitlichen Größe und eines Quantisierens einer Untermenge der Restgradientengewichte eines oder mehrerer Intervalle aus der Mehrzahl von Intervallen erzeugt. Der komprimierte aktuelle Residuenvektor wird dann an einen zweiten Lerner aus der Mehrzahl von Lernern oder an einen Parameter-Server übermittelt.

公开(公告)号：DE112018004693T5

公开(公告)日：2020-06-18

申请号：DE112018004693

申请日：2018-10-04

Applicant: IBM

Inventor： WANG ZHUO ,  CHOI JUNGWOOK ,  GOPALAKRISHNAN KAILASH ,  VENKATARAMANI SWAGATH ,  SAKR CHARBEL

IPC: G06N3/08

Abstract: Es werden Techniken beschrieben, die ein Verbessern einer Effizienz eines neuronalen Netzes erleichtern. Bei einer Ausführungsform wird ein System bereitgestellt, das einen Speicher, der durch einen Computer ausführbare Komponenten speichert, und einen Prozessor aufweist, der in dem Speicher gespeicherte, durch einen Computer ausführbare Komponenten ausführt. Bei einer Implementierung weisen die durch einen Computer ausführbaren Komponenten eine Initialisierungskomponente auf, die einen Anfangswert eines Ausgabegrenzwerts auswählt, wobei der Ausgabegrenzwert einen Bereich für eine Ausgabe einer Aktivierungsfunktion eines neuronalen Netzes angibt. Die durch einen Computer ausführbaren Komponenten weisen des Weiteren eine Trainings-Komponente auf, die den Anfangswert des Ausgabegrenzwerts während eines Trainings in einen zweiten Wert des Ausgabegrenzwerts modifiziert, wobei der zweite Wert des Ausgabegrenzwerts der Aktivierungsfunktion als Parameter bereitgestellt wird. Die durch einen Computer ausführbaren Komponenten weisen des Weiteren eine Aktivierungsfunktionskomponente auf, die die Ausgabe der Aktivierungsfunktion auf Grundlage des zweiten Werts des Ausgabegrenzwerts als Parameter ermittelt.

公开(公告)号：GB2508746B

公开(公告)日：2015-08-05

申请号：GB201403366

申请日：2012-08-15

Applicant: IBM

Inventor： VIRWANI KUMAR ,  GOPALAKRISHNAN KAILASH ,  SHENOY ROHIT SUDHIR ,  BETHUNE DONALD STIMSON ,  KELLOCK ANDREW JOHN

IPC: H01L45/00 ,  G11C13/00 ,  H01L27/102 ,  H01L27/22 ,  H01L27/24

Abstract: A crystalline semiconductor Schottky barrier-like diode sandwiched between two conducting electrodes is in series with a memory element, a word line and a bit line, wherein the setup provides voltage margins greater than 1V and current densities greater than 5×106 A/cm2. This Schottky barrier-like diode can be fabricated under conditions compatible with low-temperature BEOL semiconductor processing, can supply high currents at low voltages, exhibits high on-off ratios, and enables large memory arrays.

公开(公告)号：DE112020004031T5

公开(公告)日：2022-05-19

申请号：DE112020004031

申请日：2020-07-17

Applicant: IBM

Inventor： CHOI JUNGWOOK ,  VENKATARAMANI SWAGATH ,  SRINIVASAN VIJAYALAKSHMI ,  GOPALAKRISHNAN KAILASH

IPC: G06N3/04

Abstract: Ein faltendes neuronales Netz enthält eine Eingangsschicht, eine Ausgangsschicht und eine Mehrzahl von sonstigen Schichten, die zwischen der vorderen und der Ausgangsschicht verbunden sind. Bei einer der sonstigen Schichten handelt es sich um eine Übergangsschicht. Eine erste Präzision wird Aktivierungen von Neuronen von der Eingangsschicht zurück zu der Übergangsschicht zugewiesen, und eine zweite Präzision wird Aktivierungen der Neuronen von der Übergangsschicht zurück zu der Ausgangsschicht zugewiesen. Eine dritte Präzision wird Gewichtungen von Eingaben in Neuronen von der Eingangsschicht zurück zu der Übergangsschicht zugewiesen, und eine vierte Präzision wird Gewichtungen von Eingaben in die Neuronen von der Übergangsschicht zurück zu der Ausgangsschicht zugewiesen. Bei einigen Ausführungsformen weisen die Schichten vor der Übergangsschicht einen anderen Faltungs-Kernel als die Schichten hinter der Übergangsschicht auf.

公开(公告)号：DE112019001799T5

公开(公告)日：2021-01-21

申请号：DE112019001799

申请日：2019-05-30

Applicant: IBM

Inventor： MUELLER SILVIA MELITTA ,  AGRAWAL ANKUR ,  FLEISCHER BRUCE ,  GOPALAKRISHNAN KAILASH ,  LEE DONGSOO

IPC: G06F7/483

Abstract: Techniken zum Ausführen von Operationen an und Berechnen von binären Gleitkommazahlen mit einem erweiterten Gleitkomma-Zahlenformat werden vorgestellt. Das erweiterte Format kann ein einziges Vorzeichenbit, sechs Bits für den Exponenten und neun Bits für den Bruchteil aufweisen. Durch die Verwendung von sechs Bits für den Exponenten kann ein erweiterter Exponentenbereich bereitgestellt werden, der wünschenswerterweise die schnelle Konvergenz von rechenintensiven Algorithmen und geringe Fehlerraten für rechenintensive Anwendungen ermöglicht. Das erweiterte Format kann eine festgelegte Definition für die niedrigste Binade verwenden, damit die niedrigste Binade für Null und normale Zahlen verwendet werden kann; und eine festgelegte Definition für die höchste Binade, damit diese strukturiert werden kann, um einen Datenpunkt zu haben, der für ein zusammengeführtes Nichtzahl-(NaN)/Unendlich-Symbol verwendet werden kann, sowie übrige Datenpunkte, die für endliche Zahlen verwendet werden. Die Vorzeichen von Null und die zusammengeführte NaN/Unendlich können „Don't-care“-Terme sein. Das erweiterte Format verwendet nur einen Rundungsmodus zum Aufrunden auf die nächste Stelle.