公开(公告)号：DE112010004322T5

公开(公告)日：2012-08-23

申请号：DE112010004322

申请日：2010-12-13

Applicant: IBM

Inventor： THOMPTO BRIAN WILLIAM ,  JACOBI CHRISTIAN ,  ALEXANDER GREGORY WILLIAM ,  ALEXANDER KHARY JASON ,  CURRAN BRIAN WILLIAM ,  MITCHELL JAMES RUSSELL ,  HSIEH JONATHAN TING ,  PRASKY BRIAN ROBERT

IPC: G06F9/38

Abstract: Ein Verfahren und ein Informationsverarbeitungssystem verwalten Lade- und Speichervorgangsoperationen, die in abweichender Reihenfolge ausgeführt werden. Es wird mindestens eine der folgenden Anweisungen ausgeführt: eine Ladevorgangsanweisung und eine Speichervorgangsanweisung. Es erfolgt eine Feststellung, dass eine Operand-Speichervorgang-Vergleich-Gefahr aufgetreten ist. Auf der Grundlage der Feststellung wird ein Eintrag in einer Tabelle zur Vorhersage von Operand-Speichervorgang-Vergleich-Gefahren erstellt. Der Eintrag umfasst mindestens eine Anweisungsadresse der Anweisung, die ausgeführt wurde, und ein Gefahrenanzeigeattribut, das der Anweisung zugeordnet ist. Das Gefahrenanzeigeattribut zeigt an, dass die Anweisung auf die Operand-Speichervorgang-Vergleich-Gefahr gestoßen ist. Wenn eine Ladevorgangsanweisung des Gefahrenanzeigeattributes zugeordnet ist, wird die Ladevorgangsanweisung von allen Speichervorgangsanweisungen abhängig, die einem im Wesentlichen gleichen Attribut zugeordnet sind.

公开(公告)号：GB2456621B

公开(公告)日：2012-05-02

申请号：GB0822458

申请日：2008-12-10

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  MITCHELL JAMES RUSSELL ,  PFLANZ MATTHIAS ,  TAST HANS-WERNER ,  ULRICH HANNO

IPC: G06F12/08 ,  G06F12/0802 ,  G06F12/0855 ,  G06F13/16

公开(公告)号：GB2486155A

公开(公告)日：2012-06-06

申请号：GB201206367

申请日：2010-12-13

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  THOMPTO BRIAN WILLIAM ,  ALEXANDER GREGORY WILLIAM ,  ALEXANDER KHARY JASON ,  CURRAN BRIAN WILLIAM ,  MITCHELL JAMES RUSSELL ,  HSIEH JONATHAN TING ,  PRASKY BRIAN ROBERT

IPC: G06F9/38

Abstract: A method and information processing system manage load and store operations executed out-of-order. At least one of a load instruction and a store instruction is executed. A determination is made that an operand store compare hazard has been encountered. An entry within an operand store compare hazard prediction table is created based on the determination. The entry includes at least an instruction address of the instruction that has been executed and a hazard indicating flag associated with the instruction. The hazard indicating flag indicates that the instruction has encountered the operand store compare hazard. When a load instruction is associated with the hazard indicating flag the load instruction becomes dependent upon all store instructions associated with a substantially similar flag.

公开(公告)号：GB2456621A

公开(公告)日：2009-07-22

申请号：GB0822458

申请日：2008-12-10

Applicant: IBM

Inventor： JACOBI CHRISTIAN ,  MITCHELL JAMES RUSSELL ,  PFLANZ MATTHIAS ,  TAST HANS-WERNER ,  ULRICH HANNO

IPC: G06F12/08 ,  G06F12/0802 ,  G06F12/0855 ,  G06F13/16

Abstract: Disclosed is a method for controlling the access to a cache memory. The store requests are placed in a store queue 10 and read requests placed in a read queue 12. Priorisation logic 18 decides which queue to forwarded to a cache pipeline 14 using the steps of halting the processing of store requests until, either a group of at least a predetermined minimum number of store requests has been accumulated in the store request queue for being granted access to the cache pipeline 32, or a timeout happens, being defined by a timeout-counter 34, or a fetch request requests data that currently resides in the store queue. When the minimum number of store requests has been accumulated, forwarding the group of store requests for accessing the cache processing pipe for being processed in an overlapping form, and operating the cache pipeline with said group of store requests.