公开(公告)号：EP1911088A4

公开(公告)日：2008-11-12

申请号：EP06789024

申请日：2006-08-01

Applicant: IBM

Inventor： NAYFEH HASAN M ,  KUMAR MAHENDER ,  FANG SUNFEI ,  KEDZIERSKI JAKUB T ,  CABRAL CYRIL JR

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/8234 ,  H01L29/00

CPC classification number: H01L21/823835 ,  H01L21/823842 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: A MOSFET structure and method of forming is described. The method includes forming a metal-containing layer (56) that is thick enough to fully convert the semiconductor layer (22) to a semiconductor metal alloy in a first MOSFET type region (40) but only thick enough to partially convert the semiconductor layer (20) to a semiconductor metal alloy in a second MOSFET type region (30). In one embodiment, the gate stack in a first MOSFET region (40) is recessed prior to forming the metal-containing layer (56) so that the height of the first MOSFET semiconductor stack is less than the height of the second MOSFET semiconductor stack. In another embodiment, the metal-containing layer (56) is thinned over a first type MOSFET region (40) relative to a second type MOSFET region (30) prior to the conversion process.

Abstract translation: 描述了MOSFET结构和形成方法。 该方法包括形成厚度足以在第一MOSFET型区域（40）中将半导体层（22）完全转换成半导体金属合金的含金属层（56），但其厚度仅足以部分地将半导体层（ 20）连接到第二MOSFET型区域（30）中的半导体金属合金。 在一个实施例中，在形成含金属层（56）之前使第一MOSFET区域（40）中的栅极堆叠凹陷，使得第一MOSFET半导体堆叠的高度小于第二MOSFET半导体堆叠的高度。 在另一个实施例中，在转换过程之前，含金属层（56）在第一类型MOSFET区域（40）上相对于第二类型MOSFET区域（30）变薄。

公开(公告)号：JP2007142402A

公开(公告)日：2007-06-07

申请号：JP2006303408

申请日：2006-11-08

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： NAYFEH HASAN M ,  WAITE ANDREW

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78639 ,  H01L29/458 ,  H01L29/66772

Abstract: PROBLEM TO BE SOLVED: To provide a structure and method for reducing a Miller capacitance in a field-effect transistor. SOLUTION: A method for forming a field-effect transistor device includes a step for forming a gate conductor 316 and a gate dielectric on the active device region of an SOI layer formed through an embedded insulator layer 306 on a bulk substrate 308. Source/drain extensions 302 and 304 are formed in the SOI layer adjacent to both sides of the gate conductor, and source/drain sidewall spacers 324 are formed adjacent to the gate conductor. The remaining portion of the SOI layer adjacent to the sidewall spacer is removed to expose a part of the embedded insulator layer. The exposed portion of the embedded insulator layer is removed to expose a part of the bulk substrate. The semiconductor layer is epitaxially grown on the exposed portions of the bulk substrate and the source/drain extensions. The ion-implanted regions 332 and 334 of the source and the drain are formed in the epitaxially grown layer. COPYRIGHT: (C)2007,JPO&INPIT

Abstract translation: 要解决的问题：提供一种用于降低场效应晶体管中的米勒电容的结构和方法。 解决方案：用于形成场效应晶体管器件的方法包括在通过本体衬底308上的嵌入式绝缘体层306形成的SOI层的有源器件区上形成栅极导体316和栅极电介质的步骤。 源极/漏极延伸部302和304形成在与栅极导体的两侧相邻的SOI层中，并且源极/漏极侧壁间隔物324形成为与栅极导体相邻。 去除与侧壁间隔物相邻的SOI层的剩余部分以暴露嵌入的绝缘体层的一部分。 去除嵌入式绝缘体层的暴露部分以暴露本体衬底的一部分。 在体基板和源极/漏极延伸部的暴露部分上外延生长半导体层。 在外延生长层中形成源极和漏极的离子注入区域332和334。 版权所有（C）2007，JPO＆INPIT

公开(公告)号：WO2007016514A3

公开(公告)日：2007-04-05

申请号：PCT/US2006029800

申请日：2006-08-01

Applicant: IBM ,  NAYFEH HASAN M ,  KUMAR MAHENDER ,  FANG SUNFEI ,  KEDZIERSKI JAKUB T ,  CABRAL CYRIL JR

Inventor： NAYFEH HASAN M ,  KUMAR MAHENDER ,  FANG SUNFEI ,  KEDZIERSKI JAKUB T ,  CABRAL CYRIL JR

IPC: H01L21/8238 ,  H01L21/336 ,  H01L21/4763 ,  H01L21/8234 ,  H01L29/00

CPC classification number: H01L21/823835 ,  H01L21/823842 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

Abstract: A MOSFET structure and method of forming is described. The method includes forming a metal-containing layer (56) that is thick enough to fully convert the semiconductor layer (22) to a semiconductor metal alloy in a first MOSFET type region (40) but only thick enough to partially convert the semiconductor layer (20) to a semiconductor metal alloy in a second MOSFET type region (30). In one embodiment, the gate stack in a first MOSFET region (40) is recessed prior to forming the metal-containing layer (56) so that the height of the first MOSFET semiconductor stack is less than the height of the second MOSFET semiconductor stack. In another embodiment, the metal-containing layer (56) is thinned over a first type MOSFET region (40) relative to a second type MOSFET region (30) prior to the conversion process.

Abstract translation: 描述了MOSFET结构和形成方法。 该方法包括形成足够厚的含金属层（56），以将半导体层（22）完全转换为第一MOSFET型区域（40）中的半导体金属合金，但仅足够厚以部分地转换半导体层（ 20）连接到第二MOSFET型区域（30）中的半导体金属合金。 在一个实施例中，在形成含金属层（56）之前，第一MOSFET区域（40）中的栅极堆叠是凹进的，使得第一MOSFET半导体堆叠的高度小于第二MOSFET半导体堆叠的高度。 在另一个实施例中，在转换过程之前，相对于第二类型MOSFET区域（30），含金属层（56）在第一类型MOSFET区域（40）上变薄。

公开(公告)号：WO2012064912A2

公开(公告)日：2012-05-18

申请号：PCT/US2011060084

申请日：2011-11-10

Applicant: IBM ,  JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/7824 ,  H01L21/76237 ,  H01L21/84 ,  H01L27/1203

Abstract: A structure, a FET, a method of making the structure and of making the FET. The structure including: a silicon layer (105; Fig. 5) on a buried oxide (BOX) layer (115) of a silicon-on-insulator substrate (100); a trench in the silicon layer extending from a top surface of the silicon layer into the silicon layer, the trench not extending to the BOX layer (160, 165, and 170), a doped region (155) in the silicon layer between and abutting the BOX layer and a bottom of the trench, the first doped region doped to a first dopant concentration; a first epitaxial layer (160), doped to a second dopant concentration, in a bottom of the trench; a second epitaxial layer (165), doped to a third dopant concentration, on the first epitaxial layer in the trench; and wherein the third dopant concentration is greater than the first and second dopant concentrations and the first dopant concentration is greater than the second dopant concentration.

Abstract translation: 一种结构，一种FET，一种制造该结构和制造该FET的方法。 所述结构包括：在绝缘体上硅衬底（100）上的掩埋氧化物（BOX）层（115）上的硅层（105;图5）; 所述硅层中的沟槽从所述硅层的顶表面延伸到所述硅层中，所述沟槽不延伸到所述BOX层（160,165和170），所述硅层中的掺杂区域（155）和邻接 BOX层和沟槽的底部，掺杂到第一掺杂剂浓度的第一掺杂区; 在沟槽的底部掺杂到第二掺杂剂浓度的第一外延层（160）; 在沟槽中的第一外延层上掺杂到第三掺杂剂浓度的第二外延层（165）; 并且其中所述第三掺杂剂浓度大于所述第一和第二掺杂剂浓度，并且所述第一掺杂剂浓度大于所述第二掺杂剂浓度。

公开(公告)号：DE112011103730T5

公开(公告)日：2013-09-26

申请号：DE112011103730

申请日：2011-11-10

Applicant: IBM

Inventor： NARASIMHA SHREESH ,  ONTALUS VIOREL C ,  JOHNSON JEFFREY B ,  NAYFEH HASAN M

IPC: H01L29/78 ,  H01L21/336

Abstract: Eine Struktur, ein FET, ein Verfahren zum Herstellen der Struktur und zum Herstellen des FET. Die Struktur beinhaltet: eine Siliciumschicht (105; 5) auf einer vergrabenen Oxid(BOX)-Schicht (115) eines Silicium-auf-Isolator-Substrats (100); einen Graben in der Siliciumschicht, der sich von einer Oberseite der Siliciumschicht in die Siliciumschicht hinein erstreckt, wobei sich der Graben nicht bis zu der BOX-Schicht (160, 165, und 170) erstreckt, einen dotierten Bereich (155) in der Siliciumschicht zwischen der BOX-Schicht und einem Boden des Grabens und an diese angrenzend, wobei der erste dotierte Bereich bis zu einer ersten Dotierstoffkonzentration dotiert ist; eine erste epitaxiale Schicht (160) in einem Boden des Grabens, die bis zu einer zweiten Dotierstoffkonzentration dotiert ist; eine zweite epitaxiale Schicht (165) auf der ersten epitaxialen Schicht in dem Graben, die bis zu einer dritten Dotierstoffkonzentration dotiert ist; und wobei die dritte Dotierstoffkonzentration höher als die erste und zweite Dotierstoffkonzentration ist und die erste Dotierstoffkonzentration höher als die zweite Dotierstoffkonzentration ist.

公开(公告)号：GB2497259A

公开(公告)日：2013-06-05

申请号：GB201306404

申请日：2011-11-10

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

Abstract: A structure, a FET, a method of making the structure and of making the FET. The structure including: a silicon layer (105; Fig. 5) on a buried oxide (BOX) layer (115) of a silicon-on-insulator substrate (100); a trench in the silicon layer extending from a top surface of the silicon layer into the silicon layer, the trench not extending to the BOX layer (160, 165, and 170), a doped region (155) in the silicon layer between and abutting the BOX layer and a bottom of the trench, the first doped region doped to a first dopant concentration; a first epitaxial layer (160), doped to a second dopant concentration, in a bottom of the trench; a second epitaxial layer (165), doped to a third dopant concentration, on the first epitaxial layer in the trench; and wherein the third dopant concentration is greater than the first and second dopant concentrations and the first dopant concentration is greater than the second dopant concentration.

公开(公告)号：GB2497259B

公开(公告)日：2013-12-11

申请号：GB201306404

申请日：2011-11-10

Applicant: IBM

Inventor： JOHNSON JEFFREY B ,  NARASIMHA SHREESH ,  NAYFEH HASAN M ,  ONTALUS VIOREL C ,  ROBINSON ROBERT R

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12