公开(公告)号：DE112018003103T5

公开(公告)日：2020-03-26

申请号：DE112018003103

申请日：2018-08-01

Applicant: IBM

Inventor： OKAMOTO KEISHI ,  HORIBE AKIHIRO ,  MORI HIROYUKI

IPC: H05K3/06

Abstract: Eine Technik zum Verbinden von Chips mithilfe eines Verbindungssubstrats wird offenbart. Das Verbindungssubstrat enthält ein Basissubstrat, eine erste Gruppe von Elektroden auf dem Basissubstrat für einen ersten zu montierenden Chip und eine zweite Gruppe von Elektroden auf dem Basissubstrat für einen zweiten zu montierenden Chip. Das Verbindungssubstrat enthält des Weiteren eine Verbindungsschicht, die einen ersten Satz von Kontaktflächen für den ersten Chip, einen zweiten Satz von Kontaktflächen für den zweiten Chip, Leiterbahnen und ein organisches Isolationsmaterial enthält. Die Verbindungsschicht ist auf dem Basissubstrat angeordnet und befindet sich innerhalb eines definierten Bereichs auf dem Basissubstrat zwischen der ersten Gruppe von Elektroden und der zweiten Gruppe der Elektroden.

公开(公告)号：DE112020004638T5

公开(公告)日：2022-06-09

申请号：DE112020004638

申请日：2020-08-26

Applicant: IBM

Inventor： MIYAZAWA RISA ,  WATANABE TAKAHITO ,  MORI HIROYUKI ,  OKAMOTO KEISHI

IPC: H01L23/498 ,  H01L21/58 ,  H01L21/60 ,  H01L23/50 ,  H01L23/538 ,  H01L25/065

Abstract: Es ist eine Zwischenverbindungsstruktur offenbart. Die Zwischenverbindungsstruktur weist ein Basis-Substrat, einen Satz von leitfähigen Kontaktstellen, die auf dem Basis-Substrat angeordnet sind, sowie eine Zwischenverbindungsschicht auf, die auf dem Basis-Substrat angeordnet ist. Die Zwischenverbindungsschicht weist einen Rand auf, der sich neben dem Satz der leitfähigen Kontaktstellen befindet, und weist einen Satz von seitlichen Verbindungskontaktstellen auf, die sich an dem Rand der Zwischenverbindungsschicht befinden und an diesem angeordnet sind. Jede seitliche Verbindungskontaktstelle ist in Bezug auf eine entsprechende der auf dem Basis-Substrat angeordneten leitfähigen Kontaktstellen angeordnet.

公开(公告)号：DE112013001709T5

公开(公告)日：2014-12-11

申请号：DE112013001709

申请日：2013-03-27

Applicant: IBM

Inventor： KAMINSKI NOAM ,  SHUMAKER EVGENY ,  ELAD DANNY ,  OKAMOTO KEISHI ,  TORIYAMA KAZUSHIGE

IPC: H01L23/12 ,  H01P5/107

Abstract: Eine mm-Wellen-Elektronikbaugruppe, welche aus einer herkömmlichen Leiterplatten(PCB)-Technologie und einer Metallabdeckung aufgebaut ist. Bei der Montage der Baugruppe wird eine Standard-Bestückungs-Technologie angewendet und Wärme wird direkt zu einem Kontaktfleck auf der Baugruppe abgeleitet. Die Eingabe/Ausgabe von mm-Wellen-Signalen) erfolgt durch einen rechteckigen Wellenleiter. Die Montage der elektronischen Baugruppe auf einer elektrischen Leiterplatte (PCB) wird unter Anwendung herkömmlicher Wiederaufschmelz-Lötverfahren durchgeführt und umfasst eine Wellenleiter-Eingabe/Ausgabe-Einheit, die mit einer mm-Wellen-Antenne verbunden ist. Die elektronische Baugruppe sorgt für eine Übertragung von Niederfrequenz-, Gleichstrom- und Massesignalen von dem Halbleiterchip innerhalb der Baugruppe zu der PCB, auf welcher er montiert ist. Durch ein Impedanzanpassungsschema wird der Übergang vom Chip zur Hochfrequenz-Leiterplatte angepasst, indem die Masseebene innerhalb des Chips verändert wird. Eine Masseebene auf der Hochfrequenz-Leiterplatte umgibt kreisförmig den Hochfrequenzsignal-Höcker, um die elektromagnetischen Felder auf die Höckerregion zu begrenzen, wodurch Strahlungsverluste verringert werden.

公开(公告)号：DE112020004630T5

公开(公告)日：2022-06-09

申请号：DE112020004630

申请日：2020-08-19

Applicant: IBM

Inventor： MIYAZAWA RISA ,  WATANABE TAKAHITO ,  MORI HIROYUKI ,  OKAMOTO KEISHI

IPC: H01L21/60 ,  H01L21/48 ,  H01L23/498 ,  H01L23/50 ,  H01L25/065

Abstract: Es wird ein Verfahren zum Herstellen einer Verbindungsstruktur offenbart. Das Verfahren weist ein Bereitstellen eines Substrats auf, das eine obere Oberfläche aufweist und einen Satz von Kontaktstellen für einen Lötvorgang aufweist, die jeweils eine Kontaktstellenoberfläche aufweisen, die in Bezug auf die obere Oberfläche des Substrats freiliegt. Das Verfahren weist außerdem ein Anwenden einer Oberflächenbehandlung auf einen Teil der oberen Oberfläche des Substrats nahe bei den Kontaktstellen und auf die Kontaktstellenoberfläche jeder Kontaktstelle auf, um so zumindest dem Teil der oberen Oberfläche und den Kontaktstellenoberflächen der Kontaktstellen eine größere Rauigkeit zu verleihen.

公开(公告)号：GB2515940B

公开(公告)日：2016-03-23

申请号：GB201417884

申请日：2013-03-27

Applicant: IBM

Inventor： KAMINSKI NOAM ,  ELAD DANNY ,  SHUMAKER EVGENY ,  OKAMOTO KEISHI ,  TORIYAMA KAZUSHIGE

IPC: H01L23/66

公开(公告)号：GB2515940A

公开(公告)日：2015-01-07

申请号：GB201417884

申请日：2013-03-27

Applicant: IBM

Inventor： KAMINSKI NOAM ,  ELAD DANNY ,  SHUMAKER EVGENY ,  OKAMOTO KEISHI ,  TORIYAMA KAZUSHIGE

IPC: H01L23/66

Abstract: A mm Wave electronics package constructed from common Printed Circuit Board (PCB) technology and a metal cover. Assembly of the package uses standard pick and place technology and heat is dissipated directly to a pad on the package. Input/output of mm Wave signal(s) is achieved through a rectangular waveguide. Mounting of the electronic package to an electrical printed circuit board (PCB) is performed using conventional reflow soldering processes and includes a waveguide I/O connected to an mm Wave antenna. The electronic package provides for transmission of low frequency, dc and ground signals from the semiconductor chip inside the package to the PCB it is mounted on. An impedance matching scheme matches the chip to high frequency board transition by altering the ground plane within the chip. A ground plane on the high frequency board encircles the high frequency signal bump to confine the electromagnetic fields to the bump region reducing radiation loss.