-
公开(公告)号：SG11202109843RA
公开(公告)日：2021-10-28
申请号：SG11202109843R
申请日：2020-03-20
Applicant: IBM
Inventor： RUBIN JOSHUA , HERTZBERG JARED , ROSENBLATT SAMI , VIVEKANANDA ADIGA , BRINK MARKUS , KUMAR ARVIND
IPC: G06N10/00 , H01L27/18 , H01L23/532 , H01L39/02 , H01L39/24
Abstract: On a first superconducting layer deposited on a first surface of a substrate, a first component of a resonator is pattered. On a second superconducting layer deposited on a second surface of the substrate, a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via (TSV).
-
公开(公告)号：DE112018003670T5
公开(公告)日：2020-05-14
申请号：DE112018003670
申请日：2018-07-18
Applicant: IBM
Inventor： RUBIN JOSHUA , KUMAR ARVIND
Abstract: Eine Speichereinheit, die eine Halbleitereinheit auf einem Wafer aufweist. Die Halbleitereinheit weist eine Gate-Struktur, einen ersten Source/Drain-Bereich und einen zweiten Source/Drain-Bereich auf. Die Gate-Struktur ist auf der ersten Seite des Wafers angeordnet. Der erste Source/Drain-Bereich ist ebenfalls auf der ersten Seite des Wafers angeordnet und steht mit einem ersten Ende der Gate-Struktur in Kontakt. Der zweite Source/Drain-Bereich ist auf der zweiten Seite des Wafers angeordnet und erstreckt sich in die erste Seite, um mit einem zweiten Ende der Gate-Struktur in Kontakt zu stehen. Die Speichereinheit weist ferner ein Speicherelement auf der zweiten Seite des Wafers auf. Das Speicherelement steht mit dem zweiten Source/Drain-Bereich in Kontakt.
-
公开(公告)号：IL287255D0
公开(公告)日：2021-12-01
申请号：IL28725521
申请日：2021-10-13
Applicant: IBM , RUBIN JOSHUA , HERTZBERG JARED , ROSENBLATT SAMI , VIVEKANANDA ADIGA , BRINK MARKUS , KUMAR ARVIND
Inventor： RUBIN JOSHUA , HERTZBERG JARED , ROSENBLATT SAMI , VIVEKANANDA ADIGA , BRINK MARKUS , KUMAR ARVIND
IPC: G06N20/10 , H01L21/3205 , H01L21/768 , H01L23/48 , H01L23/532 , H01L27/18 , H01L39/02 , H01L39/22 , H01L39/24
Abstract: On a first superconducting layer deposited on a first surface of a substrate, a first component of a resonator is pattered. On a second superconducting layer deposited on a second surface of the substrate, a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via (TSV).
-
公开(公告)号：DE112019003048T5
公开(公告)日：2021-03-04
申请号：DE112019003048
申请日：2019-07-18
Applicant: IBM
Inventor： RUBIN JOSHUA , CLEVENGER LAWRENCE , ARVIN CHARLES LEON
IPC: H01L23/538 , H01L25/065
Abstract: Es werden Multi-Chip-Packungsstrukturen und Verfahren für ein Aufbauen von Multi-Chip-Packungsstrukturen bereitgestellt, die Chip-Zwischenverbindungs-Brückeneinheiten einsetzen, die so ausgelegt sind, dass eine hohe Zwischenverbindungsdichte zwischen benachbarten Chips (oder Einzelchips) in der Packungsstruktur bereitgestellt werden, ebenso wie vertikale Leistungsverteilungsleiterbahnen durch die Chip-Zwischenverbindungs-Brückeneinheit bereitgestellt werden, um Leistungs(und Masse)-Verbindungen von einem Packungssubstrat zu den Chips bereitzustellen, die mit der Chip-Zwischenverbindungs-Brückeneinheit verbunden sind.
-
Patent Agency Ranking
公开(公告)号：BR112021021816A2
公开(公告)日：2022-01-04
申请号：BR112021021816
申请日：2020-03-20
Applicant: IBM
Inventor： VIVEKANANDA ADIGA , KUMAR ARWIND , HERTZBERG JARED , RUBIN JOSHUA , BRINK MARKUS , ROSENBLATT SAMI
IPC: H01L23/532 , G06N10/00 , H01L27/18 , H01L39/02 , H01L39/24
Abstract: fabricação de via através de silício em dispositivos quânticos planares. em uma primeira camada supercondutora (316) depositada em uma primeira superfície de um substrato (312), um primeiro componente de um ressonador é padronizado. em uma segunda camada supercondutora (326) depositada em uma segunda superfície do substrato (312), um segundo componente do ressonador é padronizado. a primeira superfície e a segunda superfície são dispostas em relação uma à outra em uma disposição não coplanar. no substrato, um recesso é criado, o recesso se estendendo da primeira camada supercondutora para a segunda camada supercondutora. em uma superfície interna do recesso, uma terceira camada supercondutora (322) é depositada, a terceira camada supercondutora formando um caminho supercondutor entre a primeira camada supercondutora e a segunda camada supercondutora. o excesso de material da terceira camada supercondutora é removido da primeira superfície e da segunda superfície, formando um uma via através de silício (tsv) completa(320).
-
公开(公告)号：CA3137245A1
公开(公告)日：2020-11-05
申请号：CA3137245
申请日：2020-03-20
Applicant: IBM
Inventor： RUBIN JOSHUA , HERTZBERG JARED , ROSENBLATT SAMI , VIVEKANANDA ADIGA , BRINK MARKUS , KUMAR ARVIND
IPC: H01L27/18 , H01L23/532 , H01L39/02 , H01L39/24
Abstract: On a first superconducting layer (316) deposited on a first surface of a substrate (312), a first component of a resonator is pattered. On a second superconducting layer (326) deposited on a second surface of the substrate (312), a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer (322) is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via TSV (320).
-
公开(公告)号：DE112018003670B4
公开(公告)日：2025-04-30
申请号：DE112018003670
申请日：2018-07-18
Applicant: IBM
Inventor： RUBIN JOSHUA , KUMAR ARVIND
Abstract: Verfahren zur Herstellung einer Speichereinheit, wobei das Verfahren aufweist:Bilden, auf einer ersten Seite eines Halbleiter-Wafers (101), einer Halbleitereinheit (100), die mindestens eine Gate-Struktur (113) und einen ersten Source-/Drain-Bereich (116) an einem ersten Ende der mindestens einen Gate-Struktur (113), die auf der ersten Seite des Halbleiter-Wafers (101) angeordnet ist, aufweist;Bilden auf der ersten Seite des Halbleiter-Wafers (101):eines ersten elektrisch leitenden Elementes, das den ersten Source-/Drain-Bereich (116) kontaktiert, um eine Source-Leitung (152) zu bilden; undeines zweiten elektrisch leitenden Elementes, das elektrisch von der Source-Leitung (152) isoliert ist, wobei das zweite elektrisch leitende Element eine Wort-Leitung (154) definiert;Bilden auf einer zweiten Seite des Halbleiter-Wafers (101), die der ersten Seite gegenüber liegt:eines Speicherelementes (214) auf einer ersten Oberfläche eines zweiten Source-/Drain-Bereiches (106), undeines dritten elektrisch leitenden Elementes, welches das Speicherelement (214) kontaktiert, wobei das dritte elektrisch leitende Element eine Bit-Leitung (220) definiert,wobei das Speicherelement (214) in elektrischer Verbindung mit dem zweiten Source-/Drain-Bereich (106) der Halbleitereinheit (100) steht, wobei der zweite Source-/Drain-Bereich (106) unterschiedlich zum ersten Source-/Drain-Bereich (116) ist,wobei der zweite Source-/Drain-Bereich (106) auf der zweiten Seite des Halbleiter-Wafers (101) gebildet ist, die gegenüberliegend zur ersten Seite ist,wobei der zweite Source-/Drain-Bereich (106) eine zweite Oberfläche aufweist, die sich zur ersten Seite des Halbleiter-Wafer (101) erstreckt undein zweites Ende, welches dem ersten Ende gegenüber liegt, der mindestens einen Gate-Struktur (113) kontaktiert;wobei das Bilden des Speicherelementes (214) aufweist:Aushöhlen der zweiten Seite des Halbleiter-Wafers (101), um die erste Oberfläche des zweiten Source-/Drain-Bereiches (106) freizulegen, die der zweiten Oberfläche gegenüberliegt;Bilden eines elektrisch leitfähigen Speicherkontaktes (212) auf der ersten Oberfläche des zweiten Source-/Drain-Bereiches (106), sodass der elektrisch leitende Speicherkontakt (212) und der zweite Source-/Drain-Bereich (106) in eine gleiche Richtung ausgerichtet sind; undBilden des Speicherelementes (214) auf dem elektrisch leitfähigen Speicherkontakt (212).
-
公开(公告)号：BR112021021816A8
公开(公告)日：2022-01-18
申请号：BR112021021816
申请日：2020-03-20
Applicant: IBM
Inventor： VIVEKANANDA ADIGA , KUMAR ARVIND , HERTZBERG JARED , RUBIN JOSHUA , BRINK MARKUS , ROSENBLATT SAMI
IPC: H01L23/532 , G06N10/00 , H01L27/18 , H01L39/02 , H01L39/24
Abstract: fabricação de via através de silício em dispositivos quânticos planares. em uma primeira camada supercondutora (316) depositada em uma primeira superfície de um substrato (312), um primeiro componente de um ressonador é padronizado. em uma segunda camada supercondutora (326) depositada em uma segunda superfície do substrato (312), um segundo componente do ressonador é padronizado. a primeira superfície e a segunda superfície são dispostas em relação uma à outra em uma disposição não coplanar. no substrato, um recesso é criado, o recesso se estendendo da primeira camada supercondutora para a segunda camada supercondutora. em uma superfície interna do recesso, uma terceira camada supercondutora (322) é depositada, a terceira camada supercondutora formando um caminho supercondutor entre a primeira camada supercondutora e a segunda camada supercondutora. o excesso de material da terceira camada supercondutora é removido da primeira superfície e da segunda superfície, formando um uma via através de silício (tsv) completa(320).
-
公开(公告)号：AU2020265711A1
公开(公告)日：2021-09-30
申请号：AU2020265711
申请日：2020-03-20
Applicant: IBM
Inventor： RUBIN JOSHUA , HERTZBERG JARED , ROSENBLATT SAMI , VIVEKANANDA ADIGA , BRINK MARKUS , KUMAR ARWIND
IPC: H01L27/18 , G06N10/00 , H01L23/532 , H01L39/02 , H01L39/24
Abstract: On a first superconducting layer (316) deposited on a first surface of a substrate (312), a first component of a resonator is pattered. On a second superconducting layer (326) deposited on a second surface of the substrate (312), a second component of the resonator is patterned. The first surface and the second surface are disposed relative to each other in a non-co-planar disposition. In the substrate, a recess is created, the recess extending from the first superconducting layer to the second superconducting layer. On an inner surface of the recess, a third superconducting layer (322) is deposited, the third superconducting layer forming a superconducting path between the first superconducting layer and the second superconducting layer. Excess material of the third superconducting layer is removed from the first surface and the second surface, forming a completed through-silicon via TSV (320).
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.03 seconds)
