公开(公告)号：DE102013108518A1

公开(公告)日：2015-02-12

申请号：DE102013108518

申请日：2013-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WOOD ANDREW ,  PÖLZL MARTIN ,  VIELEMEYER MARTIN ,  BLANK OLIVER

IPC: H01L27/06 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Die Erfindung betrifft eine Halbleitervorrichtung mit einem Halbleiterkörper mit einer ersten Oberfläche, einer polykristallines Silizium aufweisenden Gateelektrodenstruktur eines IGFETs in einem ersten Graben, der sich von der ersten Oberfläche in den Halbleiterkörper hinein erstreckt, und einem von der Gateelektrodenstruktur des IGFETs verschiedenen und polykristallines Silizium aufweisenden Halbleiterelement in einem zweiten Graben, der sich von der ersten Oberfläche in den Halbleiterkörper hinein erstreckt, wobei das polykristalline Silizium des IGFETs und des hiervon verschiedenen Halbleiterelements unterhalb einer Oberseite einer an die erste Oberfläche des Halbleiterkörpers angrenzenden Isolationsschicht endet.

公开(公告)号：DE102004020264A1

公开(公告)日：2005-11-17

申请号：DE102004020264

申请日：2004-04-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BLANK OLIVER ,  REISINGER HANS ,  STENGL REINHARD

IPC: H03M1/12 ,  H03M1/20 ,  H03M1/50

Abstract: An analog-to-digital converter comprises a signal input (61), a unit (31,71) to produce a time-related changing analog signal (101) and a device to produce an overlap signal from these two. A converter generates many count values based on this and a processing unit gives and outputs (81) an average number value from these. An independent claim is also included for a conversion process for the above.

公开(公告)号：DE102013108518B4

公开(公告)日：2016-11-24

申请号：DE102013108518

申请日：2013-08-07

Applicant: INFINEON TECHNOLOGIES AG

Inventor： WOOD ANDREW ,  PÖLZL MARTIN ,  VIELEMEYER MARTIN ,  BLANK OLIVER

IPC: H01L27/06 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

Abstract: Halbleitervorrichtung (10) mit: einem Halbleiterkörper (12) mit einer Oberfläche (14), einer polykristallines Silizium (32) aufweisenden Gateelektrodenstruktur (20) eines IGFETs (22) in einem ersten Graben (28), der sich von der Oberfläche (14) in den Halbleiterkörper (12) hinein erstreckt, und einem von der Gateelektrodenstruktur (20) des IGFETs (22) verschiedenen und polykristallines Silizium (32) aufweisenden Halbleiterelement (26) in einem zweiten Graben (30), der sich von der Oberfläche (14) in den Halbleiterkörper (12) hinein erstreckt, wobei das polykristalline Silizium (32) des IGFETs (22) und des hiervon verschiedenen Halbleiterelements (26) unterhalb einer Oberseite (34) einer an die Oberfläche (14) des Halbleiterkörpers (12) angrenzenden Isolationsschicht (36) endet, und wobei das Halbleiterelement (26) eine Diode, einen Widerstand, einen Kondensator, eine Sensorstruktur, eine Schmelzverbindung und/oder Schmelzisolation, oder eine Randabschlussstruktur des IGFETs (22) umfasst.

公开(公告)号：DE102020102282B3

公开(公告)日：2021-04-08

申请号：DE102020102282

申请日：2020-01-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MAURER DANIEL ,  KLEINBICHLER ANDREAS ,  SCHULZE-OLLMERT NICOLE ,  ALTSTAETTER CHRISTOF ,  BLANK OLIVER ,  BOSTJANCIC JUERGEN ,  BEYREDER THOMAS ,  LIEGL JOSEF

IPC: H01L23/544 ,  G01R31/28 ,  H01L21/28 ,  H01L21/66

Abstract: Halbleitervorrichtung mit einem Halbleitersubstrat, das eine Hauptoberfläche aufweist, über der eine Mehrzahl von Die-Pads und mindestens ein Ausrichtungspad zur optischen Prozesssteuerung für Halbleiterwafer-Testen angeordnet sind. Das Ausrichtungspad hat eine Härte, die kleiner ist als eine Härte der Mehrzahl von Die-Pads.

公开(公告)号：DE102016104968B3

公开(公告)日：2017-07-27

申请号：DE102016104968

申请日：2016-03-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： JOSHI RAVI KESHAV ,  BAUMGARTL JOHANNES ,  PÖLZL MARTIN ,  BLANK OLIVER ,  HELLMUND OLIVER

IPC: H01L29/02 ,  B81B7/02 ,  B81C1/00 ,  H01L21/304 ,  H01L21/67 ,  H01L29/78

Abstract: Erste Verstärkungsstreifen (361) werden auf einer Prozessoberfläche (101a) eines Basissubstrats (100a) gebildet. Eine erste epitaktische Schicht (100b), die die ersten Verstärkungsstreifen (361) bedeckt, wird auf der ersten Prozessoberfläche (101a) ausgebildet. Zweite Verstärkungsstreifen (362) werden auf der ersten epitaktischen Schicht (100b) gebildet. Eine zweite epitaktische Schicht (100c), die die zweiten Verstärkungsstreifen (362) bedeckt, wird auf freigelegten Bereichen der ersten epitaktischen Schicht (100b) gebildet. Halbleitende Bereiche von Transistorzellen (TC) werden in der zweiten epitaktischen Schicht (100c) gebildet oder Bereiche mikroelektromechanischer Strukturen (MS) werden aus ihr gebildet.