公开(公告)号：WO02097886A3

公开(公告)日：2003-09-18

申请号：PCT/EP0205172

申请日：2002-05-10

Applicant: INFINEON TECHNOLOGIES AG ,  DIEFENBECK KLAUS ,  GNANNT KLAUS ,  HUBER JAKOB ,  KRUMBEIN ULRICH

Inventor： DIEFENBECK KLAUS ,  GNANNT KLAUS ,  HUBER JAKOB ,  KRUMBEIN ULRICH

IPC: H01L23/60 ,  H01L23/62 ,  H01L27/02 ,  H01L29/10 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735

CPC classification number: H01L29/7322 ,  H01L29/1004 ,  H01L2924/0002 ,  H01L2924/00

Abstract: The invention relates to a semiconductor structure, comprising a substrate (102), a component layer (104) located on the substrate (102) and a contact (108). Said semiconductor structure has an ESD protection device (144a, 144), which is positioned between the substrate (102) and the contact (108) in such a way that if ESD occurs, the ESD protection device (144a, 144b) causes a cutout to the contact (108).

Abstract translation: 包括基片（102）的半导体结构，设置在所述衬底（102）器件层（104）和触头（108）具有的ESD保护器件（144A，144），其插在基片之间（102） 并且被设置到接触（108），在ESD情况下的ESD保护器件的一个突破（144A，144B）被运送到接触（108）。

公开(公告)号：AU2002344257A1

公开(公告)日：2002-12-09

申请号：AU2002344257

申请日：2002-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS ,  HUBER JAKOB ,  GNANNT KLAUS ,  KRUMBEIN ULRICH

IPC: H01L23/60 ,  H01L23/62 ,  H01L27/02 ,  H01L29/10 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735

Abstract: A semiconductor structure including a substrate, a device layer and a contact arranged on the substrate, comprises an ESD protective means, arranged between the substrate and the contact, such, that in the ESD case a breakthrough from the ESD protective means to the contact occurs.

公开(公告)号：DE102011083038B4

公开(公告)日：2016-06-16

申请号：DE102011083038

申请日：2011-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS

IPC: H01L29/73 ,  H01L21/331 ,  H01L29/08

Abstract: Transistor (100; 200), der folgende Merkmale aufweist: eine Basis (122); einen Emitter (124); und einen Kollektor (120), wobei eine Breite eines ersten Endes der Basis größer ist als eine Mittelbreite der Basis, wobei eine Breite eines ersten Endes des Kollektors größer ist als eine Mittelbreite des Kollektors oder wobei eine Breite eines ersten Endes des Emitters größer ist als eine Mittelbreite des Emitters.

公开(公告)号：DE50201314D1

公开(公告)日：2004-11-18

申请号：DE50201314

申请日：2002-05-10

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS ,  GNANNT KLAUS ,  HUBER JAKOB ,  KRUMBEIN ULRICH

IPC: H01L23/60 ,  H01L23/62 ,  H01L27/02 ,  H01L29/10 ,  H01L29/73 ,  H01L29/732 ,  H01L29/735

Abstract: A semiconductor structure including a substrate, a device layer and a contact arranged on the substrate, comprises an ESD protective means, arranged between the substrate and the contact, such, that in the ESD case a breakthrough from the ESD protective means to the contact occurs.

公开(公告)号：DE102007006853B4

公开(公告)日：2018-05-09

申请号：DE102007006853

申请日：2007-02-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS ,  EISENER BERND DR ,  LANGGUTH GERNOT ,  MALEK KARLHEINZ DR ,  LEHRER CHRISTIAN ,  ALBERS SVEN ,  ROHRER EBERHARD DR

IPC: H01L23/60

Abstract: ESD-Schutzvorrichtung, miteinem Substrat (102);einer Halbleiterschicht (120), die in dem oder auf dem Substrat (102) angeordnet ist;einer vergrabenen Schicht (122), die in dem oder auf dem Substrat (102) angeordnet ist, wobei die vergrabene Schicht (122) zwischen der Halbleiterschicht (120) und dem Substrat (102) angeordnet ist, und wobei die vergrabene Schicht (122) höher dotiert ist als die Halbleiterschicht (120);einer in der Halbleiterschicht (120) angeordneten vertikalen Transistorstruktur (116);einer in der Halbleiterschicht (120) angeordneten Diodenstruktur (118); undeiner elektrischen Isolationsstruktur (124, 126), die in der Halbleiterschicht (120) zwischen der Transistorstruktur (116) und der Diodenstruktur (118) angeordnet ist;wobei die vergrabene Schicht (122) zumindest unterhalb der Halbleiterschicht (120) eine oder mehrerer Aussparungen (122a, 122b, 122c) oder Abschnitte (122a, 122b, 122c) aufweist, deren Dicke geringer ist als die Dicke eines verbleibenden Teils der vergrabenen Schicht (122), undwobei die elektrische Isolationsstruktur (124, 126) einen Graben (124) aufweist, der mit einem elektrisch isolierenden Material (126) gefüllt ist, wobei der Graben (124) sich von einer oberen Oberfläche (102a) des Substrats (102) bis zu der vergrabenen Schicht (122) erstreckt oder sich von der oberen Oberfläche (102a) des Substrats (102) um eine vorbestimmte Entfernung in Richtung des Substrats (102) erstreckt, ohne die vergrabenen Schicht (122) zu erreichen.

公开(公告)号：DE102007006853A1

公开(公告)日：2008-08-21

申请号：DE102007006853

申请日：2007-02-12

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS ,  EISENER BERND ,  LANGGUTH GERNOT ,  MALEK KARLHEINZ ,  LEHRER CHRISTIAN ,  ALBERS SVEN ,  ROHRER EBERHARD

IPC: H01L23/60

Abstract: An ESD protection apparatus includes a substrate, a transistor structure arranged in the substrate, and a diode structure arranged in the substrate, a high-resistance electrical connection being provided between the transistor structure and the diode structure in the substrate.

公开(公告)号：DE102006019505B4

公开(公告)日：2008-01-03

申请号：DE102006019505

申请日：2006-04-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FATTINGER GERNOT ,  DIEFENBECK KLAUS

IPC: H03H3/02

公开(公告)号：DE10126627A1

公开(公告)日：2002-12-12

申请号：DE10126627

申请日：2001-05-31

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS ,  HUBER JAKOB ,  HERZUM CHRISTIAN ,  MUELLER KARL-HEINZ

IPC: H01L29/08 ,  H01L29/36 ,  H01L29/861 ,  H01L23/60 ,  H01L29/73

Abstract: A semiconductor structure comprises a base layer (IV) of a first type of conductivity, a first layer (III) also of the first type of conductivity, which is located on the base layer (IV) and which has a dopant concentration that is less than a dopant concentration of the base layer (IV), and comprises a second layer (II) of a second type of conductivity that interacts with the first layer (III) in order to form a transition between the first type of conductivity and the second type of conductivity. A coarse of the curve (B, C, D) of a dopant profile at the transition between the base layer (IV) and the first layer (III) is set so that, in the event of an electrostatic discharge (ESD), a space charge region, which is shifted to the transition between the base layer (IV) and the first layer (III), extends into the base layer (IV).

公开(公告)号：DE102011083038A1

公开(公告)日：2012-03-22

申请号：DE102011083038

申请日：2011-09-20

Applicant: INFINEON TECHNOLOGIES AG

Inventor： DIEFENBECK KLAUS

IPC: H01L29/73 ,  H01L21/331

Abstract: Gemäß einem Ausführungsbeispiel der vorliegenden Erfindung wird ein Transistor offenbart. Der Transistor weist einen Kollektor, eine Basis und einen Emitter auf, wobei eine Breite eines ersten Endes der Basis größer ist als eine Mittelbreite der Basis, wobei eine Breite eines ersten Endes des Kollektors größer ist als eine Mittelbreite des Kollektors oder wobei eine Breite eines ersten Endes des Emitters größer ist als eine Mittelbreite des Emitters.

公开(公告)号：DE102006019505A1

公开(公告)日：2007-10-31

申请号：DE102006019505

申请日：2006-04-26

Applicant: INFINEON TECHNOLOGIES AG

Inventor： FATTINGER GERNOT ,  DIEFENBECK KLAUS

IPC: H03H3/02

Abstract: The method involves providing a base material (100), and producing a laminated structure (133) on the base material, where the structure has a conductive material. A protective layer (140) is produced on the structure. A planarization layer is applied on the layer (140) and the base material. A section of the layer (140) is formed by structuring of the planarization layer, where the layers are laterally adjoined and form a planar surface. The layer (140) and an appropriate part of the planarization layer are removed in order to obtain a planar surface of the layers.