公开(公告)号：JP2014207444A

公开(公告)日：2014-10-30

申请号：JP2014062394

申请日：2014-03-25

Applicant: インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag ,  Infineon Technologies Ag ,  インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag

Inventor： WOLFGANG BERGNER ,  RUDOLF ELPELT ,  CHRISTIAN HECHT ,  JENS KONRATH ,  RUPP ROLAND ,  HANS-JOACHIM SCHULZE

IPC: H01L29/868 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/872

CPC classification number: H01L29/1608 ,  H01L21/045 ,  H01L21/046 ,  H01L21/047 ,  H01L21/0495 ,  H01L21/565 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3135 ,  H01L23/3171 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7811 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 【課題】破壊挙動と長期信頼性を改善する炭化珪素装置および炭化珪素装置の形成方法を提供する。【解決手段】炭化珪素装置100は、炭化珪素基板110、無機パッシベーション層構造120、成形材料層130を含む。無機パッシベーション層構造120は横方向に炭化珪素基板110の主面を少なくとも部分的に覆い、成形材料層130は無機パッシベーション層構造120に隣接して配置される。炭化珪素表面を保護するために無機パッシベーション構造を使用することにより、成形材料層と直接接触し、電界を十分に低減でき、炭化珪素表面と湿気集積性材料との接触を回避できる。【選択図】図1A

Abstract translation: 要解决的问题：提供改善击穿行为和长期可靠性的碳化硅器件，并提供形成碳化硅器件的方法。解决方案：碳化硅器件100包括碳化硅衬底110，无机钝化 层结构120和模制材料层130.无机钝化层结构120横向覆盖碳化硅衬底110的至少部分主表面，并且模制材料层130邻近无机钝化层结构120设置。通过 使用无机钝化结构来保护碳化硅表面，可以充分降低电场以与模塑材料层直接接触，并且可以避免碳化硅表面与吸湿材料的接触。

公开(公告)号：JP2017118104A

公开(公告)日：2017-06-29

申请号：JP2016233767

申请日：2016-12-01

Applicant: インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag ,  Infineon Technologies Ag ,  インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag

Inventor： RUPP ROLAND ,  JENS PETER KONRATH ,  FRANCISCO JAVIER SANTOS RODRIGUEZ ,  CARSTEN SCHAEFFER ,  HANS-JOACHIM SCHULZE ,  WERNER SCHUSTEREDER ,  GUENTHER WELLENZOHN

IPC: H01L21/28 ,  H01L21/329 ,  H01L21/336 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/401 ,  H01L21/02697 ,  H01L21/046 ,  H01L21/0485 ,  H01L21/0495 ,  H01L21/2258 ,  H01L21/28575 ,  H01L29/1608 ,  H01L29/20 ,  H01L29/45 ,  H01L29/452 ,  H01L29/47

Abstract: 【課題】半導体本体上の接触層形成を提供する。【解決手段】方法が開示される。方法は、半導体本体の第1の表面に金属層を形成するステップと、金属層から半導体本体の中に金属原子を移動させて半導体本体の中に金属原子含有領域を形成するように、金属層に粒子を照射するステップと、半導体本体を焼鈍するステップとを含み、焼鈍するステップは、少なくとも金属原子含有領域を500℃より低い温度に加熱するステップを含む。【選択図】図1D

公开(公告)号：WO0186722A3

公开(公告)日：2002-05-23

申请号：PCT/EP0105216

申请日：2001-05-08

Applicant: INFINEON TECHNOLOGIES AG ,  HERFURTH MICHAEL ,  RUPP ROLAND ,  ZVEREV ILIA

Inventor： HERFURTH MICHAEL ,  RUPP ROLAND ,  ZVEREV ILIA

IPC: H01L23/13 ,  H01L25/04 ,  H01L25/18 ,  H01L25/16

CPC classification number: H01L23/13 ,  H01L25/18 ,  H01L2224/48227 ,  H01L2224/48463 ,  H01L2924/12032 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/13091 ,  H01L2924/30107 ,  H01L2924/00

Abstract: The invention relates to a semiconductor component comprising two semiconductor bodies (3, 11), which are spatially separated from one another and electrically interconnected. According to the invention, a compensation MOS field effect transistor (23) is provided as the first semiconductor body (3), and a silicon carbide Schottky diode is provided as the second semiconductor body (11).

Abstract translation: 公开的是具有两个间隔开的，电miternander接合的半导体本体（3,11），一个半导体器件，其中所述第一半导体本体（3）的补偿MOS场效应晶体管（23）和作为第二半导体本体（11），碳化硅 提供肖特基二极管。

公开(公告)号：DE102015111453B4

公开(公告)日：2022-03-10

申请号：DE102015111453

申请日：2015-07-15

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHULZE HANS-JOACHIM ,  RUPP ROLAND ,  RUHL GÜNTHER

IPC: H01L29/161 ,  H01L21/20 ,  H01L21/324 ,  H01L21/336 ,  H01L23/36 ,  H01L29/36 ,  H01L29/70 ,  H01L29/78

Abstract: Ein Verfahren (100, 150, 200) zum Bilden eines Halbleiterbauelements, umfassend:Bilden (110) von zumindest einer Graphenschicht auf einer Oberfläche eines Halbleitersubstrats;Bilden einer Mehrzahl von Öffnungen in der zumindest einen Graphenschicht vor dem Bilden der Siliziumcarbidschicht;Bilden (120) einer Siliziumcarbidschicht auf der zumindest einen Graphenschicht; undein Entfernen des Halbleitersubstrats von der Siliziumcarbidschicht.

公开(公告)号：DE102017127169B4

公开(公告)日：2022-01-27

申请号：DE102017127169

申请日：2017-11-17

Applicant: INFINEON TECHNOLOGIES AG

Inventor： RUPP ROLAND ,  SCHULZE HANS-JOACHIM

IPC: H01L21/322 ,  C01B32/184 ,  H01L21/302 ,  H01L29/161 ,  H01L29/739 ,  H01L29/78 ,  H01L29/861

Abstract: Verfahren zum Herstellen eines Halbleiterbauelements (100), umfassend:- Bilden einer Graphenschicht (30) an einer ersten Seite (11, 21) eines Siliciumcarbidsubstrats (10, 20), das zumindest in der Nähe der ersten Seite (11, 21) eine erste Defektdichte von höchstens 5*102/cm2aufweist;- Anbringen einer Akzeptorschicht (40) an der Graphenschicht (30) zum Bilden eines Waferstapels (124), wobei die Akzeptorschicht (40) Siliciumcarbid mit einer zweiten Defektdichte aufweist, die höher ist als die erste Defektdichte;- Spalten des Waferstapels (124) entlang einer Spaltfläche (23) in dem Siliciumcarbidsubstrat (10, 20) zum Bilden eines Bauelementwafers (432), der die Graphenschicht (30) und eine an der Graphenschicht (30) angeordnete Siliciumcarbidspaltschicht (20') aufweist;- Bilden einer epitaktischen Siliziumcarbidschicht (50), die sich zu einer Oberseite (52) des Bauelementwafers (432) erstreckt, auf der Siliziumcarbidspaltschicht (20');- Weiterbearbeiten des Bauelementwafers (124) an der Oberseite (52); und- Spalten des Bauelementwafers (432) entlang einer Spaltfläche (43) in der Akzeptorschicht (40).

公开(公告)号：DE102016118646B4

公开(公告)日：2021-12-23

申请号：DE102016118646

申请日：2016-09-30

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  KERN RONNY ,  RUPP ROLAND ,  UNTERWEGER JOSEF

IPC: H01L21/683 ,  B25B11/00

Abstract: Substratträger (100a), der Folgendes umfasst:einen Substratstützbereich (111) zum Stützen eines Substrats;wobei ein erster Abschnitt (102) des Substratstützbereichs (111) ein Porennetz (113) aus wenigstens teilweise miteinander verbundenen Poren enthält;wobei ein zweiter Abschnitt (104) des Substratstützbereichs (111) den ersten Abschnitt (102) umgibt und ein Dichtungselement (104e) zum Bereitstellen einer Kontaktdichtung enthält;wenigstens eine Evakuierungsöffnung (106) zum Erzeugen eines Unterdrucks in dem Porennetz (113), so dass ein über dem Substratstützbereich (111) aufgenommenes Substrat durch Saugen anhaftet; undwenigstens ein Ventil (108), das konfiguriert ist, eine Verbindung zwischen dem Porennetz (113) und der wenigstens einen Evakuierungsöffnung (106) zu steuern, so dass in dem Porennetz (113) ein Unterdruck aufrechterhalten werden kann;wobei das Porennetz (113) eine erste Poreneigenschaft in einem ersten Bereich (113a) und eine zweite Poreneigenschaft in einem zweiten Bereich (113b), die von der ersten Poreneigenschaft verschieden ist, umfasst;wobei der zweite Bereich (113b) unmittelbar an einer Oberfläche des Substratstützbereichs (111) angeordnet ist und der erste Bereich (113a) unmittelbar an dem wenigstens einen Ventil (108) angeordnet ist.

公开(公告)号：DE102019108754A8

公开(公告)日：2020-10-29

申请号：DE102019108754

申请日：2019-04-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MODER IRIS ,  GOLLER BERNHARD ,  RUPP ROLAND ,  SCHULZE HANS-JOACHIM ,  RODRIGUEZ FRANCISCO JAVIER SANTOS ,  HOECHBAUER TOBIAS

IPC: H01L21/3063 ,  H01L21/20 ,  H01L21/265 ,  H01L21/304 ,  H01L29/739 ,  H01L29/78

公开(公告)号：DE102018106689B4

公开(公告)日：2020-10-15

申请号：DE102018106689

申请日：2018-03-21

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  RUPP ROLAND ,  MAUDER ANTON ,  SPULBER OANA

IPC: H01L29/78 ,  H01L21/331 ,  H01L21/336 ,  H01L29/739

Abstract: Halbleitervorrichtung, umfassend:Graben-Gatestrukturen (150), die sich von einer ersten Oberfläche (101) in einen Siliziumcarbidbereich (100) erstrecken;ein Abschirmgebiet (160), das zwischen einer Driftzone (131) und den Graben-Gatestrukturen (150) entlang einer zur ersten Oberfläche (101) orthogonalen vertikalen Richtung ausgebildet ist, wobei das Abschirmgebiet (160) einen zusätzlichen pn-Übergang (pnx) mit der Driftzone (131) bildet; undKanalgebiete (120), wobei die Kanalgebiete (120) und die Graben-Gatestrukturen (150) entlang einer ersten horizontalen Richtung (191) nacheinander angeordnet sind und wobei entlang einer zweiten horizontalen Richtung (192), die zur ersten horizontalen Richtung (191) orthogonal ist, die Kanalgebiete (120) zwischen einem Sourcegebiet (110) und einem Stromausbreitungsgebiet (132) ausgebildet sind, undwobei die Kanalgebiete (120) dazu konfiguriert sind, Bereiche von Mesaabschnitten (180) zwischen benachbarten Graben-Gatestrukturen (150) bei einer Gatespannung VGS = 0 V vollständig zu verarmen.

公开(公告)号：DE102018116051A1

公开(公告)日：2020-01-09

申请号：DE102018116051

申请日：2018-07-03

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SCHÄFFER CARSTEN ,  SANTOS RODRIGUEZ FRANCISCO JAVIER ,  BREYMESSER ALEXANDER ,  KERN RONNY ,  RUPP ROLAND ,  GOLLER BERNHARD ,  PICCIN MATTEO

IPC: H01L21/58 ,  H01L21/265 ,  H01L21/268 ,  H01L21/301 ,  H01L21/302 ,  H01L21/60 ,  H01L23/492

Abstract: Gemäß einer Ausführungsform eines hierin beschriebenen Verfahrens wird ein Siliziumcarbidsubstrat (700) geschaffen, das eine Vielzahl von Vorrichtungsgebieten (650) enthält. Eine vorderseitige Metallisierung (610) kann an einer Vorderseite des Siliziumcarbidsubstrats (700) vorgesehen werden. Das Verfahren kann ferner ein Vorsehen einer Hilfsstruktur (800) an einer Rückseite des Siliziumcarbidsubstrats (700) umfassen. Die Hilfsstruktur (800) enthält eine Vielzahl lateral getrennter Metallbereiche (810). Jeder Metallbereich (810) ist mit einem der Vorrichtungsgebiete (650) in Kontakt.

公开(公告)号：DE102019110402A1

公开(公告)日：2019-11-28

申请号：DE102019110402

申请日：2019-04-18

Applicant: INFINEON TECHNOLOGIES AG

Inventor： SANTOS RODRIGUEZ FRANCISCO JAVIER ,  BREYMESSER ALEXANDER ,  SCHULZE HANS-JOACHIM ,  KUENLE MATTHIAS ,  VOSS STEPHAN ,  MOSER ANDREAS ,  GRIEBL ERICH ,  KNABL MICHAEL ,  RUPP ROLAND ,  SGOURIDIS SOKRATIS

IPC: H01L21/683 ,  H01L21/304

Abstract: Ein Verfahren zum Bearbeiten eines Halbleiterwafers ist vorgeschlagen. Das Verfahren kann ein Reduzieren einer Dicke des Halbleiterwafers umfassen. Eine Trägerstruktur wird auf einer ersten Seite des Halbleiterwafers platziert, z. B. vor oder nach dem Reduzieren der Dicke des Halbleiterwafers. Das Verfahren umfasst ferner ein Bereitstellen einer Stützstruktur auf einer zweiten Seite des Halbleiterwafers gegenüber der ersten Seite, z. B. nach dem Reduzieren der Dicke des Halbleiterwafers. Es werden Verfahren zum Schweißen einer Stützstruktur auf einen Halbleiterwafer vorgeschlagen. Ferner werden Halbleiter-Verbundstrukturen mit auf einen Halbleiterwafer geschweißten Stützstrukturen vorgeschlagen.