公开(公告)号：DE102011056157B4

公开(公告)日：2020-07-09

申请号：DE102011056157

申请日：2011-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS PETER ,  ROTHLEITNER HUBERT

IPC: H01L21/762 ,  H01L23/522 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines Halbleiterbauteils, das Folgendes umfasst:- Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101) und einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102);- Ausbilden eines Isolationsgrabens (103, 103) von der ersten Oberfläche (101) in den Halbleiterkörper (100), sodass der Isolationsgraben (103, 103) entweder eine geschlossene Schleife bildet oder mit einer Kante des Halbleiterkörpers (100) oder einer Ritzlinie, die auf dem Halbleiterkörper (100) angeordnet ist, eine geschlossene Schleife bildet;- Ausbilden einer ersten Isolationsschicht (21) zumindest auf einer oder mehreren Seitenwänden des Isolationsgrabens;- Entfernen von Halbleitermaterial des Halbleiterkörpers (100) von der zweiten Oberfläche (102), um untere Abschnitte der ersten Isolationsschicht (21) freizulegen und eine hintere Oberfläche (102') auszubilden;- Abscheiden einer zweiten Isolationsschicht (31) auf der hinteren Oberfläche (102'), so dass mindestens zwei Halbleitermesas (100a, 100b, 100c) ausgebildet werden, die durch die erste Isolationsschicht (21) und die zweite Isolationsschicht (31) voneinander isoliert sind;- Füllen des Isolationsgrabens (103, 103) mit einem elektrisch leitfähigen Material (22) vor dem Abscheiden der zweiten Isolationsschicht (31);- teilweises Entfernen der zweiten Isolationsschicht (31), um mindestens eine der mindestens zwei Halbleitermesas (100a, 100b, 100c) auf der hinteren Oberfläche (102') freizulegen; und- Ausbilden einer Metallisierung (56) auf der hinteren Oberfläche (102') in ohmschem Kontakt mit der mindestens einen der mindestens zwei Halbleitermesas (100a, 100b, 100c).

公开(公告)号：DE102009049671A1

公开(公告)日：2011-04-21

申请号：DE102009049671

申请日：2009-10-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS PETER ,  JENSEN NILS ,  PRECHTL GERHARD

IPC: H01L23/60 ,  H01L27/06

Abstract: Es ist eine integrierte Schaltung beschrieben, die einen Halbleiterkörper (100) von einem ersten Leitfähigkeitstyp aufweist. Innerhalb des Halbleiterkörpers (100) ist eine erste Halbleiterzone (105) von einem zum ersten Leitfähigkeitstyp entgegengesetzten zweiten Leitfähigkeitstyp, die an eine Oberfläche (110) des Halbleiterkörpers (100) reicht, ausgebildet sowie eine zweite Halbleiterzone (115) vom ersten Leitfähigkeitstyp, die in die erste Halbleiterzone (105) eingebettet ist und bis zur Oberfläche (110) reicht. Eine dritte Halbleiterzone (120) vom zweiten Leitfähigkeitstyp ragt entlang einer parallel zur Oberfläche (110) verlaufenden lateralen Richtung (125) wenigstens teilweise aus der ersten Halbleiterzone (105) heraus. Eine Kontaktstruktur (135) stellt an der Oberfläche (110) einen elektrischen Kontakt zur ersten (105) und zweiten (115) Halbleiterzone her. Die zweite Halbleiterzone (115) ist entlang der lateralen Richtung (125) zwischen dem aus der ersten Halbleiterzone (105) herausragenden Teil der dritten Halbleiterzone (120) und einem die erste Halbleiterzone (105) kontaktierenden Teil der Kontaktstruktur (135) angeordnet.

公开(公告)号：DE102009049671B4

公开(公告)日：2020-02-27

申请号：DE102009049671

申请日：2009-10-16

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS PETER ,  JENSEN NILS DR ,  PRECHTL GERHARD

IPC: H01L23/60

Abstract: Integrierte Schaltung, die aufweist:einen Halbleiterkörper (100, 800) von einem ersten Leitfähigkeitstyp und darin ausgebildet:eine ESD Struktur, die im ESD Belastungsfall als parasitärer Bipolartransistor wirkt mit einer Abfolge von entweder NPN oder PNP Gebieten zwischen einer Anode und einer Kathode, wobei die ESD Struktur aufweist:eine erste Halbleiterzone (105, 805) von einem zum ersten Leitfähigkeitstyp entgegen gesetzten zweiten Leitfähigkeitstyp, die an eine Oberfläche (110, 810) des Halbleiterkörpers (100, 800) reicht;eine zweite Halbleiterzone (115, 815) vom ersten Leitfähigkeitstyp, die in die erste Halbleiterzone (105, 815) eingebettet ist und bis zur Oberfläche (110, 810) reicht;eine dritte Halbleiterzone (120, 820) vom zweiten Leitfähigkeitstyp, die entlang einer parallel zur Oberfläche (110, 810) verlaufenden lateralen Richtung (125, 825) wenigstens teilweise aus der ersten Halbleiterzone (105, 805) herausragt;eine Kontaktstruktur (135, 835), welche an der Oberfläche (110, 810) einen elektrischen Kontakt zur ersten (105, 805) und zweiten (115, 815) Halbleiterzone herstellt; wobei die zweite Halbleiterzone (115, 815) entlang der lateralen Richtung (125, 825) zwischen dem aus der ersten Halbleiterzone (105, 805) herausragenden Teil (130) der dritten Halbleiterzone (120, 820) und einem die erste Halbleiterzone (105, 805) kontaktierenden Teil (140) der Kontaktstruktur (135, 835) angeordnet ist;eine vergrabene Halbleiterzone (875) vom ersten Leitfähigkeitstyp, die über einen mit leitfähigem Material gefüllten Graben oder über eine zur Oberfläche reichende Halbleiteranschlusszone (880) vom ersten Leitfähigkeitstyp elektrisch kontaktiert ist; undwobei eine elektrische Durchbruchsspannung zwischen dem Halbleiterkörper (100, 800) einerseits und der ersten sowie dritten Halbleiterzone (105, 120, 805, 820) andererseits durch den Halbleiterkörper (100, 800) und die dritte Halbleiterzone (120, 820) festgelegt ist.

公开(公告)号：DE102011055816B4

公开(公告)日：2016-02-25

申请号：DE102011055816

申请日：2011-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PRECHTL GERHARD ,  MEISER ANDREAS PETER ,  OSTERMANN THOMAS

IPC: H01L21/283 ,  H01L21/265 ,  H01L21/3205 ,  H01L21/331 ,  H01L29/73

Abstract: Verfahren zur Herstellung eines Bipolartransistors, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Halbleitersubstrats (10) mit einer ersten Oberfläche (11); Ausbilden einer ersten Isolationsschicht (31) auf der ersten Oberfläche (11) des Halbleitersubstrats (10); Ausbilden einer ein leitfähiges Material umfassenden Maskenschicht (40) mit einer ersten Öffnung (41) auf der ersten Isolationsschicht (31), wobei die erste Öffnung (41) der Maskenschicht (40) einen Ort eines ersten Dotierungsbereichs (21) im Halbleitersubstrat (10) definiert; Durchführen eines ersten Implantationsschritts unter Verwendung der Maskenschicht (40) als Implantationsmaske, um den ersten Dotierungsbereich (21) im Halbleitersubstrat (10) auszubilden, wobei der erste Dotierungsbereich (21) ein Emitterbereich (21) oder ein Emitterkontaktbereich (27) des Bipolartransistors ist; Ätzen der ersten Isolationsschicht (31) selektiv in Bezug auf die Maskenschicht (40), um einen Abschnitt des ersten Dotierungsbereichs (21) durch Ausbilden einer ersten Öffnung (31a) in der ersten Isolationsschicht (31) unter Verwendung der Maskenschicht (40) als Ätzmaske freizulegen; Ausbilden einer zweiten Isolationsschicht (32) auf der Maskenschicht (40), um die erste Öffnung (41) in der Maskenschicht (40) zu bedecken, wobei das Material der ersten und der zweiten Isolationsschicht (31, 32) in Bezug auf das Material der Maskenschicht (40) selektiv ätzbar ist; Ausbilden einer Ätzmaske (33) auf der zweiten Isolationsschicht (32) zum Definieren mindestens einer ersten Öffnung (32a) in der zweiten Isolationsschicht (32) über der ersten Öffnung (41) der Maskenschicht (40); Ätzen der zweiten Isolationsschicht (32) selektiv in Bezug auf die Ätzmaske (33) und die Maskenschicht (40), um die erste Öffnung (32a) in der zweiten Isolationsschicht (32) auszubilden, wobei die erste Öffnung (32a) der zweiten Isolationsschicht (32) die erste Öffnung (41) in der Maskenschicht (40) freilegt; und Abscheiden eines leitfähigen Materials, um mindestens ein Kontaktelement (50, 51), das in der ersten Öffnung (31a), die in der ersten Isolationsschicht (31) ausgebildet ist, in der ersten Öffnung (32a), die in der zweiten Isolationsschicht ...

公开(公告)号：DE102011055816A1

公开(公告)日：2012-06-21

申请号：DE102011055816

申请日：2011-11-29

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PRECHTL GERHARD ,  MEISER ANDREAS PETER ,  OSTERMANN THOMAS

IPC: H01L21/283 ,  H01L21/265 ,  H01L21/3205 ,  H01L29/73

Abstract: Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung bereitgestellt. Das Verfahren umfasst das Bereitstellen einer Maskenschicht, die als Implantationsmaske verwendet wird, wenn ein Dotierungsbereich ausgebildet wird, und die als Ätzmaske verwendet wird, wenn eine Öffnung und ein in der Öffnung ausgebildetes Kontaktelement ausgebildet werden. Das Kontaktelement steht mit dem Dotierungsbereich in Kontakt.

公开(公告)号：DE102011056157A1

公开(公告)日：2012-06-14

申请号：DE102011056157

申请日：2011-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS PETER ,  ROTHLEITNER HUBERT

IPC: H01L21/762 ,  H01L23/522 ,  H01L29/78

Abstract: Ein Verfahren zur Herstellung eines Halbleiterbauteils wird geschaffen. Das Verfahren umfasst das Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101) und einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102), das Ätzen eines Isolationsgrabens (1031, 1032) von der ersten Oberfläche (101) teilweise in den Halbleiterkörper (100), das Ausbilden einer ersten Isolationsschicht (21, 22) auf einer oder mehreren Seitenwänden des Isolationsgrabens, das Bearbeiten der zweiten Oberfläche (102) durch Schleifen, Polieren und/oder einen CMP-Prozess, um die erste Isolationsschicht (21, 22) freizulegen, und das Abscheiden einer zweiten Isolationsschicht (31), die sich zur ersten Isolationsschicht (21, 22) erstreckt, auf der bearbeiteten zweiten Oberfläche (102).