公开(公告)号：DE102014003068B4

公开(公告)日：2019-07-25

申请号：DE102014003068

申请日：2014-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BODINI EMANUELE BRUNO ,  BRAUN FELIX ,  GRUBER HERMANN ,  HOECKELE UWE ,  MEINHOLD DIRK ,  OFFENBERG DIRK ,  PRUEGL KLEMENS ,  UHLIG INES

IPC: H01L21/339 ,  H01L27/146

Abstract: Herstellungsverfahren für einen Tiefen-Bildgeber, umfassend:- Abscheiden von wenigstens einer ersten leitfähigen Schicht (304)- Strukturieren der wenigstens ersten leitfähigen Schicht (304), um für jedes Pixel des Bildgebers wenigstens eine erste Steuerelektrodenstruktur (306A) und eine zweite Steuerelektrodenstruktur (306B) zu erlangen und in einer Transistorregion des Bildgebers wenigstens eine Gate-Elektrodenstruktur (307A, 307B) zu erlangen;- Abscheiden einer zweiten Schicht (308) und wenigstens einer Spacerschicht (310; 402, 406) und Entfernen der zweiten Schicht (308) in der Transistorregion, während die zweite Schicht (308) wenigstens in einer Region, die sich zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt, verbleibt, wobei die Spacerschicht (310; 402, 406) wenigstens ein Material umfasst, das sich von einem Material der zweiten Schicht (308) unterscheidet; und- nach dem Entfernen der zweiten Schicht (308) in der Transistorregion, Zurückätzen der wenigstens einen Spacerschicht (310; 402, 406) wenigstens in der Transistorregion, um eine Spacerstruktur wenigstens an den Seitenwänden der wenigstens einen Gate-Elektrodenstruktur (307A, 307B) zu bilden, wobei die zweite Schicht (308) wenigstens in der Region verbleibt, die sich nach dem Zurückätzen der wenigstens einen Spacerschicht (310; 402, 406) zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt.

公开(公告)号：DE102014116030A1

公开(公告)日：2016-05-04

申请号：DE102014116030

申请日：2014-11-04

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HEINRICH ALEXANDER ,  GRUBER HERMANN

IPC: H01L21/60 ,  H01L21/58 ,  H01L23/48 ,  H01L25/065

Abstract: Verschiedene Ausführungsformen schaffen ein Verfahren zum Herstellen einer Verbindung zwischen einer elektrischen Komponente und einer elektronischen Komponente, wobei das Verfahren Folgendes umfasst: das Bilden einer ersten Verbindungsteilschicht auf einer elektrischen Komponente, wobei die erste Verbindungsteilschicht ein Metall umfasst und eine der elektrischen Komponente gegenüberliegende Hauptoberfläche aufweist, wobei der Hauptoberfläche eine erste Oberflächenrauheit hat; das Bilden einer zweiten Verbindungsteilschicht auf einer elektronischen Komponente, wobei die zweite Verbindungsteilschicht das Metall umfasst und eine der elektronischen Komponente gegenüberliegende Oberfläche aufweist, wobei die Oberfläche eine zweite Oberflächenrauheit hat, wobei die erste Oberflächenrauheit und die zweite Oberflächenrauheit in der gleichen Größenordnung liegen; und das Verbinden der ersten Verbindungsteilschicht und der zweiten Verbindungsteilschicht durch Inkontaktbringen derselben und Anwenden von Druck und Wärme auf die erste und die zweite Verbindungsteilschicht, die miteinander in Kontakt stehen.

公开(公告)号：DE102006029682B4

公开(公告)日：2015-01-08

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER DR ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH DR ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: Verfahren zur Herstellung einer Halbleiter-Struktur mit den Schritten: – Bereitstellen eines Halbleiter-Schichtstapels, der ein Halbleiter-Substrat (1) von einem ersten Leitungstyp, eine hochdotierte vergrabene Schicht (2) von einem zweiten Leitungstyp und eine darauf angeordnete einkristalline Halbleiter-Schicht (3) von einem dritten Leitungstyp umfasst, – Herstellen einer tiefen Grabenisolierung (62) zwischen verschiedenen lateralen Bereichen der Halbleiter-Struktur und – Herstellen eines niederohmigen Kontaktes (52) zu der vergrabenen Schicht (2), dadurch gekennzeichnet, dass der Schritt zur Herstellung der Grabenisolierung die Ätzung eines Grabens (6) und der Schritt zur Herstellung des Kontaktes zur vergrabenen Schicht (2) die Ätzung eines Loches (5) in die Oberfläche (32) der einkristallinen Halbleiter-Schicht (3) umfassen, wobei die Öffnungsweite des Grabens (6) größer als die Öffnungsweite des Loches (5) ist und die Tiefe des Grabens (6) größer als die Tiefe des Loches (5) ist, der Graben (6) und das Loch (5) in einem gemeinsamen Trockenätzschritt erzeugt werden und das Verfahren einen Schritt zum Auswählen eines Verhältnisses der Öffnungsweiten des Grabens (6) und des Loches (5) entsprechend des gewünschten Verhältnisses der Tiefe des geätzten Loches (5) zur Tiefe des geätzten Grabens (6) umfasst.

公开(公告)号：DE102014003068A1

公开(公告)日：2014-09-25

申请号：DE102014003068

申请日：2014-03-06

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BODINI EMANUELE BRUNO ,  BRAUN FELIX ,  GRUBER HERMANN ,  HOECKELE UWE ,  MEINHOLD DIRK ,  OFFENBERG DIRK ,  PRUEGL KLEMENS ,  UHLIG INES

IPC: H01L21/339 ,  H01L27/146

Abstract: Ein Herstellungsverfahren für einen Bildgeber umfasst Abscheiden von wenigstens einer ersten leitfähigen Schicht Strukturieren der wenigstens ersten leitfähigen Schicht, um für jedes Pixel des Bildgebers wenigstens eine erste Steuerelektrodenstruktur und eine zweite Steuerelektrodenstruktur zu erlangen und in einer Transistorregion des Bildgebers wenigstens eine Gate-Elektrodenstruktur zu erlangen; – Abscheiden einer zweiten Schicht und wenigstens einer Spacerschicht und Entfernen der zweiten Schicht in der Transistorregion, während die zweite Schicht wenigstens in einer Region, die sich zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt, verbleibt, wobei die zweite Schicht wenigstens ein Material umfasst, das sich von einem Material der zweiten Schicht unterscheidet; und – Zurückätzen der wenigstens einen Spacerschicht wenigstens in der Transistorregion, um eine Spacerstruktur wenigstens an den Seitenwänden der wenigstens einen Gate-Elektrodenstruktur zu bilden, wobei die zweite Schicht wenigstens in der Region verbleibt, die sich nach dem Zurückätzen der wenigstens einen Spacerschicht zwischen der ersten und zweiten Steuerelektrodenstruktur erstreckt.

公开(公告)号：DE102012110133A1

公开(公告)日：2013-04-25

申请号：DE102012110133

申请日：2012-10-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  GROSS THOMAS ,  MEISER ANDREAS ,  ZUNDEL MARKUS

IPC: H01L21/60 ,  H01L21/301 ,  H01L21/336 ,  H01L21/78 ,  H01L23/482

Abstract: Gemäß einer Ausführungsform beinhaltet ein Verfahren zum Ausbilden eines Halbleiterbauelements (100): Bereitstellen eines Wafer (40) mit einem Halbleitersubstrat (30) mit einer ersten Seite (15), einer zweiten Seite (16) gegenüber der ersten Seite (15) und einem auf der ersten Seite (15) angeordneten Dielektrikumsgebiet (7), Montieren des Wafer (40) mit der ersten Seite (15) auf ein Trägersystem (50), Ätzen eines tiefen vertikalen Grabens (19) von der zweiten Seite (16) durch das Halbleitersubstrat (30) zu dem Dielektrikumsgebiet (7), wodurch ein Mesagebiet von dem verbleibenden Halbleitersubstrat (30) isoliert wird, und Füllen des tiefen vertikalen Grabens (19) mit einem Dielektrikumsmaterial.

公开(公告)号：DE102006029682A1

公开(公告)日：2007-01-11

申请号：DE102006029682

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： HARTNER WALTER ,  MEISER ANDREAS ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/71 ,  H01L21/76 ,  H01L21/768 ,  H01L23/52

Abstract: A production process for a semiconductor structure with deep trench isolation and a buried layer contact comprises forming a stack on a doped semiconductor substrate (1) comprising a highly and oppositely doped buried layer (2) and single crystal semiconductor layer (3), producing a vertical isolation (62) between lateral regions by trench (6) etching and forming a low resistance contact to the buried layer by etching a hole (3) that is narrower and less deep than the trench. Independent claims are also included for: (a) an additional production process as above; and (b) two semiconductor structures formed by the claimed processes.

公开(公告)号：DE102011056157B4

公开(公告)日：2020-07-09

申请号：DE102011056157

申请日：2011-12-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： GRUBER HERMANN ,  HIRLER FRANZ ,  MAUDER ANTON ,  MEISER ANDREAS PETER ,  ROTHLEITNER HUBERT

IPC: H01L21/762 ,  H01L23/522 ,  H01L29/78

Abstract: Verfahren zur Herstellung eines Halbleiterbauteils, das Folgendes umfasst:- Bereitstellen eines Halbleiterkörpers (100) mit einer ersten Oberfläche (101) und einer der ersten Oberfläche (101) gegenüberliegenden zweiten Oberfläche (102);- Ausbilden eines Isolationsgrabens (103, 103) von der ersten Oberfläche (101) in den Halbleiterkörper (100), sodass der Isolationsgraben (103, 103) entweder eine geschlossene Schleife bildet oder mit einer Kante des Halbleiterkörpers (100) oder einer Ritzlinie, die auf dem Halbleiterkörper (100) angeordnet ist, eine geschlossene Schleife bildet;- Ausbilden einer ersten Isolationsschicht (21) zumindest auf einer oder mehreren Seitenwänden des Isolationsgrabens;- Entfernen von Halbleitermaterial des Halbleiterkörpers (100) von der zweiten Oberfläche (102), um untere Abschnitte der ersten Isolationsschicht (21) freizulegen und eine hintere Oberfläche (102') auszubilden;- Abscheiden einer zweiten Isolationsschicht (31) auf der hinteren Oberfläche (102'), so dass mindestens zwei Halbleitermesas (100a, 100b, 100c) ausgebildet werden, die durch die erste Isolationsschicht (21) und die zweite Isolationsschicht (31) voneinander isoliert sind;- Füllen des Isolationsgrabens (103, 103) mit einem elektrisch leitfähigen Material (22) vor dem Abscheiden der zweiten Isolationsschicht (31);- teilweises Entfernen der zweiten Isolationsschicht (31), um mindestens eine der mindestens zwei Halbleitermesas (100a, 100b, 100c) auf der hinteren Oberfläche (102') freizulegen; und- Ausbilden einer Metallisierung (56) auf der hinteren Oberfläche (102') in ohmschem Kontakt mit der mindestens einen der mindestens zwei Halbleitermesas (100a, 100b, 100c).

公开(公告)号：DE102018109433B3

公开(公告)日：2019-09-19

申请号：DE102018109433

申请日：2018-04-19

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BUSCH JÖRG ,  GRUBER HERMANN

IPC: H01L21/58 ,  H01L21/301 ,  H01L21/302 ,  H01L21/768 ,  H01L23/12

Abstract: Beschrieben wird ein Verfahren, das das dauerhafte Befestigen eines ersten Trägers (200) an einer ersten Oberfläche (101) einer Halbleiteranordnung (100) umfasst. Die Halbleiteranordnung (100) umfasst: eine Halbleiterschicht (10); eine auf der Halbleiterschicht (10) angeordnete erste Isolationsschicht (20), die der ersten Oberfläche (101) der Halbleiteranordnung (100) zugewandt ist; und ein sich in einer vertikalen Richtung (z) durch die Halbleiterschicht (10) bis zu der ersten Isolationsschicht (20) erstreckendes isolierendes Via (30), das einen Bereich (10, 10, 10) der Halbleiterschicht (10) ringförmig umgibt.

公开(公告)号：FR2979033B1

公开(公告)日：2016-11-25

申请号：FR1202206

申请日：2012-08-08

Applicant: INFINEON TECHNOLOGIES AG

Inventor： BERGER RUDOLF ,  GRUBER HERMANN ,  LEHNERT WOLFGANG ,  RUHL GUENTHER ,  FOERG RAIMUND ,  MAUDER ANTON ,  SCHULZE HANS JOACHIM ,  KELLERMANN KARSTEN ,  SOMMER MICHAEL ,  ROTTMAIR CHRISTIAN ,  RUPP ROLAND

IPC: H01L21/71 ,  H01L21/20 ,  H01L21/48 ,  H01L23/14

公开(公告)号：DE102006029701A1

公开(公告)日：2008-01-03

申请号：DE102006029701

申请日：2006-06-28

Applicant: INFINEON TECHNOLOGIES AG

Inventor： MEISER ANDREAS ,  HARTNER WALTER ,  GRUBER HERMANN ,  BONART DIETRICH ,  GROSS THOMAS

IPC: H01L21/762

Abstract: The component has a substrate (2) of conducting type and a buried semiconductor layer (3) of other conducting type is arranged on the substrate. The buried semiconductor layer is part of a semiconductor function unit. The insulation structure has a trench and an electrically conducting contact to the substrate. The electrically conducting contact to the substrate is insulated electrically from the functional unit semiconductor layer (4) and the buried layer by a trench. An independent claim is also included for the method for manufacturing of semiconductor components consists of a semiconductor body.