公开(公告)号：DE102009006926B4

公开(公告)日：2013-09-05

申请号：DE102009006926

申请日：2009-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOHLERT DIETER ,  DUSCHINGER BERNHARD ,  HERMANN JOSEF ,  HOLMER RAINER ,  MACKH GUNTHER ,  PENKA SABINE ,  SCHUDERER BERTHOLD ,  SCHWALBE GRIT ,  SEIDEMANN GEORG ,  SIXT ERHARD

IPC: G01R31/28 ,  G01R27/02 ,  H01L21/822

Abstract: Integrierte Schaltung, die folgende Merkmale aufweist: eine Mehrzahl von Zellen (100; 100-1... 100-4), wobei jede Zelle (100; 100-1... 100-4) folgendes aufweist: einen ersten Versorgungsknoten (120); einen zweiten Versorgungsknoten (140); eine Serienschaltung mit einem ersten Transistor (160, S1), einem zweiten Transistor (170, S2) und einem elektrischen Element (110, RX), wobei die Serienschaltung zwischen den ersten und den zweiten Versorgungsknoten (120, 140) gekoppelt ist, und wobei das elektrische Element (110, RX) einen ersten und einen zweiten Knoten umfasst; einen zwischen den ersten Knoten des elektrischen Elements (110, RX) und einen ersten Ausgangsknoten (220) der Zelle (100; 100-1... 100-4) gekoppelten dritten Transistor (240, S3); und einen zwischen den zweiten Knoten des elektrischen Elements (110, RX) und einen zweiten Ausgangsknoten (250) der Zelle (100; 100-1... 100-4) gekoppelten vierten Transistor (270, S4), wobei ein Steueranschluss des ersten, des dritten und des vierten Transistors (160, 240, 270, S1, S3, S4) mit einem ersten Kontrollknoten (180) der Zelle (100; 100-1... 100-4) gekoppelt ist; und wobei ein Steueranschluss des zweiten Transistors (170, S2) mit einem zweiten Kontrollknoten (200) der Zelle (100; 100-1... 100-4) gekoppelt ist.

公开(公告)号：DE10360933A1

公开(公告)日：2005-07-28

申请号：DE10360933

申请日：2003-12-23

Applicant: INFINEON TECHNOLOGIES AG

Inventor： PENKA SABINE ,  FISCHER ARMIN

IPC: H01L21/02 ,  H01L21/3105 ,  H01L21/70 ,  H01L21/768 ,  H01L23/522 ,  H01L27/01 ,  H01L21/822 ,  H01L21/31 ,  H01L27/08

公开(公告)号：DE102009006926A1

公开(公告)日：2009-12-03

申请号：DE102009006926

申请日：2009-02-02

Applicant: INFINEON TECHNOLOGIES AG

Inventor： KOHLERT DIETER ,  DUSCHINGER BERNHARD ,  HERMANN JOSEF ,  HOLMER RAINER ,  MACKH GUNTHER ,  PENKA SABINE ,  SCHUDERER BERTHOLD ,  SCHWALBE GRIT ,  SEIDEMANN GEORG ,  SIXT ERHARD

IPC: G01R31/28 ,  H01L21/822

公开(公告)号：DE19945939A1

公开(公告)日：2001-04-12

申请号：DE19945939

申请日：1999-09-24

Applicant: INFINEON TECHNOLOGIES AG

Inventor： AUGUSTIN ANDREAS ,  BARTH HANS-JOACHIM ,  DRAHL CLAUS ,  RUDERER ERWIN ,  PENKA SABINE

IPC: H01L21/02 ,  H01L27/08 ,  H01L21/822 ,  H01L29/92

Abstract: Integrated semiconductor circuit includes a second dielectric layer (D2) which lies in the opening of a first dielectric layer (D1) and is planar to a first conducting layer (M1). Integrated semiconductor circuit has a first conducting layer (M1), a first dielectric layer (D1) and a second conducting layer (M2) arranged on a semiconductor substrate. The first dielectric layer has an opening in the region of a capacitor surface (F). A second dielectric layer (D2) is arranged in the first dielectric layer and is thinner than the first layer. The second dielectric layer in the opening runs along the first conducting layer and planar to it. An Independent claim is also included for a process for the production of the integrated semiconductor circuit comprising: applying a first conducting layer (M1), a first dielectric layer (D1) and a second conducting layer (M2) onto a semiconductor substrate; removing the first dielectric layer in the region of a capacitor surface; and applying a second dielectric layer in the openings formed. The second dielectric layer is applied directly on the first layer in the region of the capacitor surface.