公开(公告)号：DE102019110327A1

公开(公告)日：2020-01-02

申请号：DE102019110327

申请日：2019-04-18

Applicant: INTEL CORP

Inventor： CHHABRA SIDDHARTHA ,  BOKERN VINCENT VON

IPC: G06F12/14 ,  G06F21/50

Abstract: Es werden Technologien zum Verifizieren der Integrität von Bereichen physischen Speichers beschrieben, die mehreren Domänen zugewiesen sind. Bei Ausführungsformen beinhalten oder bewirken die Technologien: das Erzeugen eines ersten Integritätswerts als Reaktion auf einen Schreibbefehl von einer ersten Domäne; das Erzeugen eines zweiten Integritätswerts als Reaktion auf einen Lesebefehl und Verifizieren der Integrität von Lesedaten, die Ziel des Lesebefehls sind, zumindest zum Teil durch Vergleichen des ersten Integritätswerts mit dem zweiten Integritätswert.

公开(公告)号：DE112020000054T5

公开(公告)日：2021-03-11

申请号：DE112020000054

申请日：2020-04-29

Applicant: INTEL CORP

Inventor： GUIM BERNAT FRANCESC ,  ASTILLEROS IGNACIO ,  BALLE SUSANNE M ,  BARTFAI-WALCOTT KATALIN ,  BROWNE JOHN J ,  CHEN LI ,  COOPER TREVOR ,  CUSTODIO EVAN ,  DOSHI KSHITIJ ARUN ,  FILIPPOU MILTIADIS ,  GANESH BRINDA ,  HERDRICH ANDREW J ,  IYER RAVISHANKAR R ,  JAIN NILESH ,  KUMAR KARTHIK ,  KUTCH PATRICK G ,  MACIOCCO CHRISTIAN ,  PARKER VALERIE J ,  PASTOR BENEYTO FELIPE ,  POORNACHANDRAN RAJESH ,  POWER DAMIEN ,  PRABHAKARAN SURAJ ,  SCHOOLER EVE M ,  SMITH NED M ,  SOOD KAPIL ,  TAHHAN MARYAM ,  VERRALL TIMOTHY ,  VISWANATHAN TARUN ,  BOKERN VINCENT VON ,  WALSH EOIN ,  WILLHALM THOMAS ,  SETHURAMAN RAMANATHAN ,  PATEL RASHMIN N ,  VERPLANKE EDWIN ,  SHAH RAHUL R

IPC: H04L29/08

Abstract: Verschiedene Aspekte von Verfahren, Systemen und Nutzungsfällen für mehrere Entitäten (zum Beispiel mehrere Mieter) umfassende Edge-Computing-Verwendungen werden offenbart. Neben anderen Beispielen ermöglichen verschiedene Konfigurationen und Merkmale das Management von Ressourcen (zum Beispiel die Steuerung und Orchestrierung von Hardware, Beschleunigung, Netzwerk, Nutzung von Verarbeitungsressourcen), Sicherheit (zum Beispiel die sichere Ausführung und Kommunikation, Isolation, Konflikte) und Dienstmanagement (zum Beispiel Orchestrierung, Konnektivität, Arbeitslastkoordination) in Edge-Computing-Verwendungen, wie zum Beispiel durch mehrere Edge-Knoten einer Edge-Computing-Umgebung, die für das Ausführen von Arbeitslasten von mehreren Mietern konfiguriert ist.

公开(公告)号：DE102020128050A1

公开(公告)日：2021-07-01

申请号：DE102020128050

申请日：2020-10-26

Applicant: INTEL CORP

Inventor： GERZON GIDEON ,  KHOSRAVI HORMUZD M ,  BOKERN VINCENT VON ,  HUNTLEY BARRY E ,  CASPI DROR

IPC: G06F21/53 ,  G06F9/30 ,  G06F21/71

Abstract: Offenbarte Ausführungsformen betreffen vertrauenswürdige Domänen-Inseln innerhalb eines in sich abgeschlossenen Geltungsbereichs. Bei einem Beispiel weist ein System mehrere Sockets auf, die jeweils mehrere Kerne, mehrere Mehrschlüssel-Gesamtspeicherverschlüsselungs(MK-TME)-Schaltungen, mehrere Speichersteuereinrichtungen und einen Vertrauenswürdige-Domänen-Insel-Ressourcenmanager (TDIRM) aufweisen, um Folgendes auszuführen: Initialisieren einer Vertrauenswürdige-Domänen-Insel-Steuerstruktur (TDICS) in Zusammenhang mit einer TD-Insel, Initialisieren eines geschützten TD-Insel-Speichers (TDIPM) in Zusammenhang mit der TD-Insel, Identifizieren einer Host-Schlüsselkennung (HKID) in einer Schlüsseleigentümerschaftstabelle (KOT), Zuweisen der HKID zu einem kryptographischen Schlüssel in einer MK-TME-Schaltung und Speichern der HKID in der TDICS, Assoziieren eines ersten der mehreren Kerne mit der TD-Insel, Hinzufügen einer Speicherseite von einem Adressraum des ersten Kerns zum TDIPM und Übertragen der Ausführungssteuerung auf den ersten Kern zur Ausführung der TDI, wobei die Anzahl der im System verfügbaren HKIDs vergrößert wird, wenn der auf die TD-Insel abgebildete Speicher verringert wird.

公开(公告)号：DE19882853B3

公开(公告)日：2014-02-20

申请号：DE19882853

申请日：1998-10-22

Applicant: INTEL CORP

Inventor： BOKERN VINCENT VON ,  BOGIN ZOHAR ,  FREKER DAVID

IPC: G11C29/52 ,  G06F11/10

Abstract: Steuereinrichtung (12), die zwischen einem Speichersubsystem (14) und wenigstens einem Speicherzugriffsanforderungen ausgebenden Teilnehmer (10, 16, 22) eingekoppelt ist, wobei die Speicherzugriffsanforderungen Lese- und Schreibanforderungen umfassen, wobei die Steuereinrichtung aufweist: eine Zugriffslogik (45a–45c, 30, 37, 41), die über Schnittstellen mit den anfordernden Teilnehmern (10, 16, 22) und über eine Schnittstelle (37) mit dem Speichersubsystem (14) gekoppelt ist, eine Fehlererfassungslogik (39), die aus dem Speichersubsystem (14) ausgegebene Datenwerte empfängt und ein Fehlersignal auf einer Leitung (27) ausgibt, welches anzeigt, ob der von dem Speichersubsystem (14) ausgegebene Datenwert einen korrigierbaren Fehler aufweist, eine mit der Zugriffslogik und der Leitung (27) gekoppelte Korrekturlogik (35), die ein Steuersignal der Zugriffslogik abtastet, welches anzeigt, ob es sich bei einem Zugriff auf das Speichersubsystem (14) um eine Speicherleseoperation aufgrund einer Leseanforderung eines der anfordernden Teilnehmer handelt, wobei die Korrekturlogik (35) jedesmal dann, wenn das abgetastete Steuersignal anzeigt, dass es sich um eine Speicherleseoperation handelt, und wenn das Signal auf der Leitung (27) anzeigt, dass der gelesene Datenwert einen korrigierbaren Fehler aufweist, eine Anforderung zum Schreiben einer korrigierten Version des gelesenen Datenwerts in das Speichersubsystem (14) an die Zugriffslogik ausgibt, wobei bei der so angeforderten Schreiboperation die von der Fehlererfassungslogik (39) erzeugte korrigierte Version der Daten, welche in einem Speicher (105) zwischengespeichert ist, in das Speichersubsystem (14) zurückgeschrieben wird.

公开(公告)号：DE19882853T1

公开(公告)日：2001-06-21

申请号：DE19882853

申请日：1998-10-22

Applicant: INTEL CORP

Inventor： BOKERN VINCENT VON ,  BOGIN ZOHAR ,  FREKER DAVID

IPC: G06F11/10 ,  G06F11/00

Abstract: An apparatus and method for correcting corrupted data. Access logic accesses a memory. Error detection logic generates an error signal for each data value output by the memory to indicate whether the data value has a correctable error. Correction logic requests the access logic to write to the memory a corrected version of each data value indicated by the error signal to have a correctable error.

公开(公告)号：AU1273999A

公开(公告)日：1999-06-15

申请号：AU1273999

申请日：1998-10-22

Applicant: INTEL CORP

Inventor： BOKERN VINCENT VON ,  BOGIN ZOHAR ,  FREKER DAVID

IPC: G06F11/10 ,  G06F11/00

Abstract: An apparatus and method for correcting corrupted data. Access logic accesses a memory. Error detection logic generates an error signal for each data value output by the memory to indicate whether the data value has a correctable error. Correction logic requests the access logic to write to the memory a corrected version of each data value indicated by the error signal to have a correctable error.