公开(公告)号：DE112020000846T5

公开(公告)日：2021-11-18

申请号：DE112020000846

申请日：2020-03-14

Applicant: INTEL CORP

Inventor： APPU ABHISHEK ,  MAIYURAN SUBRAMANIAM ,  MACPHERSON MIKE ,  FU FANGWEN ,  CHEN JIASHENG ,  GEORGE VARGHESE ,  RANGANATHAN VASANTH ,  GARG ASHUTOSH ,  RAY JOYDEEP

IPC: G06F9/30

Abstract: Hierin beschriebene Ausführungsformen beinhalten Software-, Firmware- und Hardwarelogik, die Techniken zum Durchführen von Arithmetik an Sparse-Daten über eine systolische Verarbeitungseinheit bereitstellt. Eine Ausführungsform stellt datenbewusste Sparsity über komprimierte Bitströme bereit. Eine Ausführungsform stellt Block-Sparse-Skalarprodukt-Anweisungen bereit. Eine Ausführungsform stellt einen tiefenweisen Adapter für ein systolisches Array bereit.

公开(公告)号：DE102024120736A1

公开(公告)日：2025-02-27

申请号：DE102024120736

申请日：2024-07-22

Applicant: INTEL CORP

Inventor： PARRA OSORIO JORGE EDUARDO ,  CHEN JIASHENG ,  PAL SUPRATIM ,  RANGANATHAN VASANTH ,  LUEH GUEI-YUAN ,  VALERIO JAMES ,  GOLCONDA PRADEEP ,  SCHWARTZ BRENT ,  FU FANGWEN ,  GANAPATHY SABAREESH ,  CADAY PETER ,  CHEN WEI-YU ,  CHEN PO-YU ,  BAUER TIMOTHY ,  KAZAKOV MAXIM ,  GAMBARIN STANLEY ,  PANDYA SAMIR

IPC: G06F9/38 ,  G06T1/20

Abstract: Hier ist ein Grafikprozessor beschrieben, der eine erste Schaltungsanordnung umfasst, die dazu ausgelegt ist, eine decodierte Anweisung auszuführen, und eine zweite Schaltungsanordnung, die dazu ausgelegt ist, eine Anweisung in die decodierte Anweisung zu decodieren. Die zweite Schaltungsanordnung ist dazu ausgelegt, eine Anzahl von Registern innerhalb einer Registerdatei zu bestimmen, die für einen Thread der Verarbeitungsressource verfügbar sind, und die Anweisung basierend auf dieser Anzahl von Registern zu decodieren.

公开(公告)号：BR112021016138A2

公开(公告)日：2022-01-04

申请号：BR112021016138

申请日：2020-03-14

Applicant: INTEL CORP

Inventor： APPU ABHISHEK ,  GARG ASHUTOSH ,  FU FANGWEN ,  CHEN JIASHENG ,  RAY JOYDEEP ,  MACPHERSON MIKE ,  MAIYURAN SUBRAMANIAM ,  GEORGE VARGHESE ,  RANGANATHAN VASANTH

IPC: G06F9/30 ,  G06F9/38

Abstract: aparelho, método, processador gráfico de propósito geral e sistema de processamento de dados.trata-se de lógica de software, firmware e hardware que fornece técnicas para realizar aritmética em dados esparsos por meio de uma unidade de processamento sistólica. uma modalidade fornece esparsidade com reconhecimento de dados por meio de fluxos de bits compactados. uma modalidade fornece instruções de produto escalar esparsas em bloco. uma modalidade fornece um adaptador em profundidade para um arranjo sistólico.