公开(公告)号：GB2388225B

公开(公告)日：2005-02-16

申请号：GB0317006

申请日：2001-12-20

Applicant: INTEL CORP

Inventor： CLINE LESLIE E ,  POISNER DAVID L

IPC: G06F1/32 ,  G06F13/24

Abstract: An embodiment of a system for avoiding race conditions when using edge-triggered interrupts includes a processor that asserts an interrupt pending signal in response to the receipt of an edge-triggered interrupt. A power management device receives the interrupt pending signal. If the processor is in a low power state when it asserts the interrupt pending signal, then the power management device causes the processor to enter a high power state to allow the processor to service the pending interrupt.

公开(公告)号：DE102009030697B4

公开(公告)日：2012-12-13

申请号：DE102009030697

申请日：2009-06-26

Applicant: INTEL CORP

Inventor： CLINE LESLIE E ,  YADAVALLI SITARAM ,  SANTOS ISHMAEL ,  HERMERDING JIM

IPC: G06F1/32

Abstract: Verfahren und Vorrichtungen für den Eingriff in die Selbstregelung der Leistung oder Temperatur mehrerer unabhängiger leistungsaufnehmender Einheiten werden beschrieben. Die neuen Verfahren können eine Überwachung der Leistungsaufnahme und der Wärmebedingungen mehrerer leistungsaufnehmender (d. h. leistungs-/wärmeableitender) Einheiten umfassen, die konfiguriert sind, um ihre Leistungsaufnahme/Wärmeerzeugung unabhängig selbst zu regeln. Darauf hin kann bestimmt werden, ob eine Gesamtheit der Leistungsaufnahme und/oder Wärmeerzeugung mehrerer leistungsaufnehmender Einheiten eine Schwelle überschreitet. Wenn festgestellt wird, dass die zusammengefasste Leistungsaufnahme oder Wärmeerzeugung der leistungsaufnehmenden Einheiten die Schwelle überschreitet, wird die unabhängige Selbstregelung der Wärmeerzeugung mindestens zum Teil beendet und es wird in die Wärmeregelung einer oder mehrerer leistungsaufnehmender Einheiten eingegriffen. Wird dagegen festgestellt, dass die zusammengefasste Leistungsaufnahme und/oder Wärmeerzeugung mehrerer leistungsaufnehmender Einheiten unter der Schwelle liegt, wird den leistungsaufnehmenden Einheiten die Fortsetzung der Selbstreglung ihrer Leistungsaufnahmen erlaubt und in bestimmten Fällen werden die individuellen Leistungsklemmen einer oder mehrerer leistungsaufnehmender Einheiten entspannt oder angehoben.

公开(公告)号：DE102009030697A1

公开(公告)日：2010-02-18

申请号：DE102009030697

申请日：2009-06-26

Applicant: INTEL CORP

Inventor： CLINE LESLIE E ,  YADAVALLI SITARAM ,  SANTOS ISHMAEL ,  HERMERDING JIM

IPC: G06F1/32

公开(公告)号：DE10197133T1

公开(公告)日：2003-11-06

申请号：DE10197133

申请日：2001-12-20

Applicant: INTEL CORP

Inventor： CLINE LESLIE E ,  POISNER DAVID L

IPC: G06F1/32 ,  G06F13/24

Abstract: An embodiment of a system for avoiding race conditions when using edge-triggered interrupts includes a processor that asserts an interrupt pending signal in response to the receipt of an edge-triggered interrupt. A power management device receives the interrupt pending signal. If the processor is in a low power state when it asserts the interrupt pending signal, then the power management device causes the processor to enter a high power state to allow the processor to service the pending interrupt.

公开(公告)号：GB2405009B

公开(公告)日：2005-08-24

申请号：GB0424629

申请日：2003-04-02

Applicant: INTEL CORP

Inventor： CUI YING ,  SAMSON ERIC ,  BERKOVITS ARIEL ,  NAVALE ADITYA ,  WYATT DAVID ,  CLINE LESLIE E ,  TSANG JOSEPH ,  BLAKE MARK ,  POISNER DAVID ,  STEVENS WILLIAM JR ,  SAR-DESSAI VIJAY

IPC: G06F1/04 ,  G06F1/32

Abstract: In one embodiment of the invention, an integrated device is described that employs a mechanism to control power consumption of a graphics memory controller hub (GMCH) through both voltage and frequency adjustment of clock signal received from a clock generator. The GMCH comprises a graphics core and a circuit to alter operational behavior, such as the frequency of a render clock signal supplied to the graphics core. The circuit is adapted to monitor idleness of the graphics core and reduce a frequency level of the render clock signal if the idleness exceeds a determined percentage of time.

公开(公告)号：GB2405009A

公开(公告)日：2005-02-16

申请号：GB0424629

申请日：2003-04-02

Applicant: INTEL CORP

Inventor： CUI YING ,  SAMSON ERIC ,  BERKOVITS ARIEL ,  NAVALE ADITYA ,  WYATT DAVID ,  CLINE LESLIE E ,  TSANG JOSEPH ,  BLAKE MARK ,  POISNER DAVID ,  STEVENS WILLIAM JR ,  SAR-DESSAI VIJAY

IPC: G06F1/04 ,  G06F1/32

Abstract: In one embodiment of the invention, an integrated device is described that employs a mechanism to control power consumption of a graphics memory controller hub (GMCH) (140) through both voltage and frequency adjustment of clock signal received from a clock generator (120). The GMCH (140) comprises a graphics core (200) and a circuit (235) to alter operational behavior, such as the frequency of a render clock signal (270) supplied to the graphics core (200). The circuit (235) is adapted to monitor idleness of the graphics core (200) and reduce a frequency level of the render clock (270) signal if the idleness exceeds a determined percentage of time.

公开(公告)号：GB2388225A

公开(公告)日：2003-11-05

申请号：GB0317006

申请日：2001-12-20

Applicant: INTEL CORP

Inventor： CLINE LESLIE E ,  POISNER DAVID L

IPC: G06F1/32 ,  G06F13/24

Abstract: An embodiment of a system for avoiding race conditions when using edge-triggered interrupts includes a processor that asserts an interrupt pending signal in response to the receipt of an edge-triggered interrupt. A power management device receives the interrupt pending signal. If the processor is in a low power state when it asserts the interrupt pending signal, then the power management device causes the processor to enter a high power state to allow the processor to service the pending interrupt.