公开(公告)号：JP2015015041A

公开(公告)日：2015-01-22

申请号：JP2014185017

申请日：2014-09-11

Applicant: インテル コーポレイション ,  Intel Corp ,  インテル コーポレイション

Inventor： GROCHOWSKI EDWARD T ,  WANG HONG ,  SHEN JOHN P ,  WANG PERRY H ,  COLLINS JAMISON D ,  JAMES P HERD ,  KUNDU PARTHA ,  RAYA LEVIATHAN ,  NGAI TIN-FOOK

IPC: G06F15/167 ,  G06F9/30 ,  G06F9/38 ,  G06F9/48 ,  G06F9/52

CPC classification number: G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

Abstract: 【課題】ユーザーレベルのマルチスレッドを提供する方法およびシステムが開示される。【解決手段】本技法に基づく方法は、命令セットアーキテクチャ(ISA)を介して一つまたは複数の共有リソース・スレッド(シュレッド)を実行するためのプログラミング命令を受け取ることを含む。一つまたは複数の命令ポインタがISAを介して構成設定され、前記一つまたは複数のシュレッドがマイクロプロセッサにより同時的に実行される。ここで、マイクロプロセッサは複数の命令シーケンサを含んでいる。【選択図】図1

Abstract translation: 要解决的问题：提供用于提供用户级多线程的方法和系统。解决方案：根据本技术的方法包括接收经由指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令， 。 一个或多个指令指针通过ISA配置; 并且一个或多个碎片与微处理器同时执行，其中微处理器包括多个指令定序器。

公开(公告)号：JP2013254524A

公开(公告)日：2013-12-19

申请号：JP2013195581

申请日：2013-09-20

Applicant: INTEL CORP

Inventor： CHINYA GAUTHAM N ,  HAUN WARNE ,  MATHAIKUTTY DEEPAK A ,  COLLINS JAMISON D ,  SCHUCHMAN ETHAN ,  HELD JAMES P ,  BHATT AJAY V ,  SETHI PRASHANT ,  WHALLEY STEPHEN F

IPC: G06F12/10 ,  G06F12/08

Abstract: PROBLEM TO BE SOLVED: To provide hardware support for virtual memory shared between local physical memory and remote physical memory.SOLUTION: A method comprises: receiving a memory access request including a virtual address; analyzing an entry corresponding to the virtual address stored in a translation lookaside buffer (TLB) of a processor in order to determine if a physical address (PA) corresponding to the virtual address is present in a local memory associated with the processor or a remote memory associated with an accelerator coupled to the processor via a non-coherent link; and if the PA is present in the remote memory, sending a reverse proxy execution request to the remote memory in order to perform the memory access request. The local memory and the remote memory collectively form a shared virtual memory space.

公开(公告)号：JP2011065650A

公开(公告)日：2011-03-31

申请号：JP2010205550

申请日：2010-09-14

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： CHINYA GAUTHAM N ,  WANG HONG ,  MATHAIKUTTY DEEPAK A ,  COLLINS JAMISON D ,  SCHUCHMAN ETHAN ,  HELD JAMES P ,  BHATT AJAY V ,  SETHI PRASHANT ,  WHALLEY STEPHEN F

IPC: G06F12/10 ,  G06F12/02 ,  G06F12/06 ,  G06F12/08

CPC classification number: G06F12/1036 ,  G06F12/1027 ,  G06F12/121 ,  G06F2212/254

Abstract: PROBLEM TO BE SOLVED: To provide hardware support for a virtual memory shared between a local physical memory and a remote physical memory.
SOLUTION: A method includes the steps of: receiving a memory access request including a virtual address; analyzing an entry corresponding to the virtual address stored in a conversion look-aside buffer (TLB) of a processor, in order to determine whether a physical address (PA) corresponding to the virtual address exists in the remote memory attached to an accelerator connected to the processor, via the local memory or a non-coherent link attached to the processor; and transmitting a reverse proxy execution request to the remote memory, in order to execute the memory access request, when the PA exists in the remote memory. The local memory and the remote memory constitute a common virtual memory space.
COPYRIGHT: (C)2011,JPO&INPIT

Abstract translation: 要解决的问题：为本地物理内存和远程物理内存之间共享的虚拟内存提供硬件支持。 解决方案：一种方法包括以下步骤：接收包括虚拟地址的存储器访问请求; 分析与存储在处理器的转换后备缓冲器（TLB）中的虚拟地址相对应的条目，以便确定与连接到加速器的加速器相连的远程存储器中是否存在与虚拟地址相对应的物理地址（PA） 处理器，经由本地存储器或连接到处理器的非相干链路; 并且当远程存储器中存在PA时，为了执行存储器访问请求，向远程存储器发送反向代理执行请求。 本地内存和远程内存构成了一个通用的虚拟内存空间。 版权所有（C）2011，JPO＆INPIT

公开(公告)号：JP2014112438A

公开(公告)日：2014-06-19

申请号：JP2014048903

申请日：2014-03-12

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： GROCHOWSKI EDWARD T ,  WANG HONG ,  SHEN JOHN P ,  WANG PERRY H ,  COLLINS JAMISON D ,  JAMES P HERD ,  KUNDU PARTHA ,  RAYA LEVIATHAN ,  NGAI TIN-FOOK

IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38 ,  G06F9/48 ,  G06F9/52 ,  G06F9/54

CPC classification number: G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

Abstract: PROBLEM TO BE SOLVED: To provide a method and system for providing user-level multithreading.SOLUTION: The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, where the microprocessor includes multiple instruction sequencers.

Abstract translation: 要解决的问题：提供用于提供用户级多线程的方法和系统。解决方案：根据本技术的方法包括接收经由指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令， 。 一个或多个指令指针通过ISA配置; 并且一个或多个碎片与微处理器同时执行，其中微处理器包括多个指令定序器。

公开(公告)号：JP2012160202A

公开(公告)日：2012-08-23

申请号：JP2012095473

申请日：2012-04-19

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： GROCHOWSKI EDWARD T ,  WANG HONG ,  SHEN JOHN P ,  WANG PERRY H ,  COLLINS JAMISON D ,  JAMES P HERD ,  KUNDU PARTHA ,  RAYA LEVIATHAN ,  NGAI TIN-FOOK

IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38 ,  G06F9/48 ,  G06F9/54

CPC classification number: G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

Abstract: PROBLEM TO BE SOLVED: To disclose a method and system for providing user-level multithreading.SOLUTION: The method based on this technique includes receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured and set via the ISA, and the one or more shreds are executed simultaneously by a microprocessor. The microprocessor includes multiple instruction sequencers.

Abstract translation: 要解决的问题：公开提供用户级多线程的方法和系统。 解决方案：基于该技术的方法包括接收通过指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令。 一个或多个指令指针通过ISA配置和设置，一个或多个分片由微处理器同时执行。 微处理器包括多个指令定序器。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：JP2014222533A

公开(公告)日：2014-11-27

申请号：JP2014154360

申请日：2014-07-30

Applicant: インテル コーポレイション ,  Intel Corp ,  インテル コーポレイション

Inventor： GROCHOWSKI EDWARD T ,  WANG HONG ,  SHEN JOHN P ,  WANG PERRY H ,  COLLINS JAMISON D ,  JAMES P HERD ,  KUNDU PARTHA ,  RAYA LEVIATHAN ,  NGAI TIN-FOOK

IPC: G06F9/52 ,  G06F9/30 ,  G06F9/38 ,  G06F9/46 ,  G06F9/48

CPC classification number: G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

Abstract: 【課題】ユーザーレベルのマルチスレッドを提供する方法およびシステムが開示される。【解決手段】本技法に基づく方法は、命令セットアーキテクチャ(ISA)を介して一つまたは複数の共有リソース・スレッド(シュレッド)を実行するためのプログラミング命令を受け取ることを含む。一つまたは複数の命令ポインタがISAを介して構成設定され、前記一つまたは複数のシュレッドがマイクロプロセッサにより同時的に実行される。ここで、マイクロプロセッサは複数の命令シーケンサを含んでいる。【選択図】図1

公开(公告)号：JP2012094175A

公开(公告)日：2012-05-17

申请号：JP2012001179

申请日：2012-01-06

Applicant: Intel Corp ,  インテル コーポレイション

Inventor： GROCHOWSKI EDWARD T ,  WANG HONG ,  SHEN JOHN P ,  WANG PERRY H ,  COLLINS JAMISON D ,  JAMES P HERD ,  KUNDU PARTHA ,  RAYA LEVIATHAN ,  NGAI TIN-FOOK

IPC: G06F9/46 ,  G06F9/30 ,  G06F9/38 ,  G06F9/48 ,  G06F9/52 ,  G06F9/54

CPC classification number: G06F9/30003 ,  G06F9/30087 ,  G06F9/3009 ,  G06F9/30101 ,  G06F9/3013 ,  G06F9/384 ,  G06F9/3851

Abstract: PROBLEM TO BE SOLVED: To provide a method and system for providing user-level multithreading.SOLUTION: The method according to the present techniques comprises receiving programming instructions to execute one or more shared resource threads (shreds) via an instruction set architecture (ISA). One or more instruction pointers are configured via the ISA; and the one or more shreds are executed simultaneously with a microprocessor, where the microprocessor includes multiple instruction sequencers.

Abstract translation: 要解决的问题：提供用于提供用户级多线程的方法和系统。 解决方案：根据本技术的方法包括接收经由指令集架构（ISA）执行一个或多个共享资源线程（碎片）的编程指令。 一个或多个指令指针通过ISA配置; 并且一个或多个碎片与微处理器同时执行，其中微处理器包括多个指令定序器。 版权所有（C）2012，JPO＆INPIT

公开(公告)号：BRPI1003466A2

公开(公告)日：2015-08-18

申请号：BRPI1003466

申请日：2010-09-16

Applicant: INTEL CORP

Inventor： CHINYA GAUTHAM N ,  WANG HONG ,  MATHAIKUTTY DEEPAK A ,  COLLINS JAMISON D ,  SCHUCHMAN ETHAN ,  HELD JAMES P ,  BHATT AJAY V ,  SETHI PRASHANT ,  WHALLEY STEPHEN F

IPC: G06F12/10

Abstract: Método, dispositivo e sistema de suporte de hardware para o compartilhamento de memória virtual entre memória física local e remota. Em uma realização, a presente invenção inclui uma unidade de gerenciamento de memória (mmu) que possui entradas para armazenar endereços virtuais para conversões de endereços físicos, em que cada entrada inclui um indicador de local para indicar se um local de memória para a entrada correspondente está presente em uma memória local ou remota. Dessa maneira, um espaço de memória virtual comum pode ser compartilhado entre as duas memórias, que podem ser separadas por um ou mais links não coerentes. Outras realizações são descritas e reivindicadas

公开(公告)号：DE102010035603A1

公开(公告)日：2011-04-07

申请号：DE102010035603

申请日：2010-08-27

Applicant: INTEL CORP

Inventor： CHINYA GAUTHAM N ,  SCHUCHMAN ETHAN ,  WANG HONG ,  HELD JAMES P ,  MATHAIKUTTY DEEPAK A ,  BHATT AJAY V ,  COLLINS JAMISON D ,  SETHI PRASHANT ,  WHALLEY STEPHEN F

IPC: G06F12/10 ,  G06F9/30 ,  G06F12/08 ,  G06F13/00

公开(公告)号：EP3234767A4

公开(公告)日：2018-07-18

申请号：EP15870563

申请日：2015-11-16

Applicant: INTEL CORP

Inventor： COLLINS JAMISON D ,  IYER JAYESH ,  WINKEL SEBASTIAN ,  XEKALAKIS POLYCHRONIS ,  CHEN HOWARD H ,  BRAUCH RUPERT

IPC: G06F9/30 ,  G06F9/38

CPC classification number: G06F9/30134 ,  G06F8/41 ,  G06F9/3004 ,  G06F9/30072 ,  G06F9/30087 ,  G06F9/3013 ,  G06F9/30145 ,  G06F9/384 ,  G06F9/3859 ,  G06F9/3863

Abstract: Embodiments of a method and apparatus for implementing and maintaining a stack of predicate values with stack synchronization instructions. In one embodiment the apparatus is an out of order hardware/software co-designed processor including instructions to explicitly manage the predicate register stack to maintain stack consistency across branches of executing that push a variable number of predicate values onto the predicate stack. In one embodiment the stack-based predicate register implementation enables early branch calculation and early branch misprediction recovery via early renaming of predicate registers.