公开(公告)号：KR20180022852A

公开(公告)日：2018-03-06

申请号：KR20187002373

申请日：2015-06-26

Applicant: INTEL CORP

Inventor： DOYLE BRIAN S ,  OGUZ KAAN ,  O'BRIEN KEVIN P ,  KENCKE DAVID L ,  KARPOV ELIJAH V ,  KUO CHARLES C ,  DOCZY MARK L ,  SURI SATYARTH ,  CHAU ROBERT S ,  MUKHERJEE NILOY ,  MAJHI PRASHANT

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/10 ,  H01L43/12

CPC classification number: H01L43/02 ,  H01L43/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/145

Abstract: 실시예는장치를포함하고, 이장치는기판상의제1 및제2 전극들; 고정층과자유층 사이의유전체층을포함하는, 제1 및제2 전극들사이의수직자기터널접합(pMTJ); 및제1 및제2 금속층들과직접접촉하는추가적인유전체층을포함하고; (a) 제1 금속층은활성금속을포함하고, 제2 금속은불활성금속을포함하며, (b) 제2 금속층은자유층과직접접촉한다. 다른실시예들이본 명세서에설명된다.

Abstract translation: 一个实施例包括一种装置，包括：在衬底上的第一和第二电极; 第一和第二电极之间的垂直磁隧道结（pMTJ），包括在钉扎层和自由层之间的介电层; 以及与第一和第二金属层直接接触的附加电介质层; （a）第一金属层包含活性金属，第二金属包含惰性金属，和（b）第二金属层与自由层直接接触。 这里描述了其他实施例。

公开(公告)号：KR20180022846A

公开(公告)日：2018-03-06

申请号：KR20187002244

申请日：2015-06-26

Applicant: INTEL CORP

Inventor： KUO CHARLES C ,  BROCKMAN JUSTIN S ,  ALZATE VINASCO JUAN G ,  OGUZ KAAN ,  O'BRIEN KEVIN P ,  DOYLE BRIAN S ,  DOCZY MARK L ,  SURI SATYARTH ,  CHAU ROBERT S

IPC: H01L43/08 ,  H01L43/10 ,  H01L43/12

CPC classification number: H01L43/10 ,  H01L43/08

Abstract: 실시예는, 기판; 제1 고정층, 제2 고정층, 및제1 고정층과제2 고정층 사이의자유층을포함하는, 기판상의수직자기터널접합(pMTJ); 제1 고정층과자유층 사이의제1 유전체층; 및제2 고정층과자유층 사이의제2 층을포함하는장치를포함한다. 다른실시예들이본 명세서에설명된다.

Abstract translation: 一个实施例包括衬底; 第一钉扎层，第二钉扎层和第一钉扎层任务;在衬底上的垂直磁隧道结（pMTJ），其包括在钉扎层之间的自由层; 第一固定层和自由层之间的第一介电层; 还有固定层和自由层之间的第二层。 这里描述了其他实施例。

公开(公告)号：KR20180022870A

公开(公告)日：2018-03-06

申请号：KR20187002476

申请日：2015-06-26

Applicant: INTEL CORP

Inventor： DOYLE BRIAN S ,  OGUZ KAAN ,  O'BRIEN KEVIN P ,  KENCKE DAVID L ,  KUO CHARLES C ,  DOCZY MARK L ,  SURI SATYARTH ,  CHAU ROBERT S

IPC: H01L43/08 ,  H01L43/02 ,  H01L43/10

CPC classification number: H01L43/10 ,  H01L43/08

Abstract: 실시예는장치를포함하며, 이장치는, 기판; 고정층, 자유층, 및고정및 자유층들사이의유전체층을포함하는, 기판상의자기터널접합(MTJ); 및제1 합성반 강자성(SAF) 층, 제2 SAF 층, 및제1 및제2 SAF 층들사이에비자기금속을포함하는중간층을포함하며; 제1 SAF 층은호이슬러합금을포함한다. 다른실시예들이본 명세서에설명된다.

Abstract translation: 一个实施例包括一种装置，其包括：衬底; 在衬底上的磁隧道结（MTJ），其包括钉扎层，自由层以及钉扎层和自由层之间的电介质层; 以及在第一反铁磁性（SAF）层，第二SAF层以及第一和第二SAF层之间包含非磁性金属的中间层; 第一SAF层包含Hoesler合金。 这里描述了其他实施例。

公开(公告)号：KR20180018501A

公开(公告)日：2018-02-21

申请号：KR20177033067

申请日：2015-06-17

Applicant: INTEL CORP

Inventor： KUO CHARLES C ,  BROCKMAN JUSTIN S ,  ALZATE VINASCO JUAN G ,  OGUZ KAAN ,  OBRIEN KEVIN P ,  DOYLE BRIAN S ,  DOCZY MARK L ,  SURI SATYARTH ,  CHAU ROBERT S ,  MAJHI PRASHANT ,  PILLARISETTY RAVI ,  KARPOV ELIJAH V

IPC: G06F7/58

CPC classification number: G06F7/588

Abstract: 자유자성층 및고정자성층에대해면외자화들을갖고, MTJ 디바이스의스위칭임계값에근접하고중심으로부터떨어진자화오프셋을갖도록구성된자기터널링접합(MTJ) 디바이스; 및 MTJ 디바이스의저항성상태에따라난수들을발생시키기위한로직을포함하는장치가개시된다.

Abstract translation: 自由磁性层和钉扎具有用于外国化学表面磁性层，MTJ靠近器件的开关阈值和磁性隧道结（MTJ）装置被配置为具有磁化远离中心偏移; 以及用于根据MTJ设备的电阻状态生成随机数的逻辑。

公开(公告)号：WO2008005378A3

公开(公告)日：2008-02-21

申请号：PCT/US2007015225

申请日：2007-06-28

Applicant: INTEL CORP ,  METZ MATTHEW V ,  DOCZY MARK L ,  DATTA SUMAN

Inventor： METZ MATTHEW V ,  DOCZY MARK L ,  DATTA SUMAN

IPC: H01L21/31

CPC classification number: H01L29/78 ,  H01L29/20 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66522

Abstract: A method for fabricating a transistor having a Group III-V semiconductor substrate with an oxygen-free dielectric disposed between the substrate and a gate is described.

公开(公告)号：DE112016007579T5

公开(公告)日：2019-10-17

申请号：DE112016007579

申请日：2016-12-30

Applicant: INTEL CORP

Inventor： RAHMAN MD TOFIZUR ,  WIEGAND CHRISTOPHER J ,  OGUZ KAAN ,  OUELLETTE DANIEL G ,  MAERTZ BRIAN ,  O'BRIEN KEVIN P ,  DOCZY MARK L ,  DOYLE BRIAN S ,  GOLONZKA OLEG ,  GHANI TAHIR

IPC: H01L43/02 ,  H01L43/08 ,  H01L43/10

Abstract: Ein Materialschichtstapel für ein pSTTM-Bauelement umfasst eine feste magnetische Schicht, eine Tunnelbarriere, die über der festen magnetischen Schicht angeordnet ist, und eine freie Schicht, die auf der Tunnelbarriere angeordnet ist. Die freie Schicht umfasst ferner einen Stapel von Doppelschichten, wobei eine oberste Doppelschicht durch eine magnetische Schicht, umfassend Eisen, abgedeckt ist und wobei jede von den Doppelschichten in der freien Schicht eine nicht-magnetische Schicht wie beispielsweise Wolfram, Molybdän, umfasst, die auf der magnetischen Schicht angeordnet ist. Bei einem Ausführungsbeispiel weisen die nicht-magnetischen Schichten eine kombinierte Dicke auf, die weniger als 15 % einer kombinierten Dicke der magnetischen Schichten in dem Stapel von Doppelschichten ist. Ein Stapel von Doppelschichten, umfassend nicht-magnetische Schichten in der freien Schicht, kann die Sättigungsmagnetisierung des Materialschichtstapels für das pSTTM-Bauelement reduzieren und anschließend die senkrechte magnetische Anisotropie erhöhen.

公开(公告)号：WO2009088588A2

公开(公告)日：2009-07-16

申请号：PCT/US2008085249

申请日：2008-12-02

Applicant: INTEL CORP ,  METZ MATTHEW V ,  DOCZY MARK L ,  DEWEY GILBERT ,  KAVALIEROS JACK

Inventor： METZ MATTHEW V ,  DOCZY MARK L ,  DEWEY GILBERT ,  KAVALIEROS JACK

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28088 ,  H01L21/324 ,  H01L29/105 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66575 ,  H01L29/78 ,  H01L29/785

Abstract: Methods of forming a microelectronic structure are described. Those methods may include forming a gate dielectric layer on a substrate, forming a metal gate layer on the gate dielectric layer, and then forming a polysilicon layer on the metal gate layer in situ, wherein the metal gate layer is not exposed to air.

Abstract translation: 描述形成微电子结构的方法。 那些方法可以包括在衬底上形成栅极电介质层，在栅极电介质层上形成金属栅极层，然后在原位在金属栅极层上形成多晶硅层，其中金属栅极层不暴露于空气中。

公开(公告)号：DE602004024355D1

公开(公告)日：2010-01-14

申请号：DE602004024355

申请日：2004-07-23

Applicant: INTEL CORP

Inventor： BRASK JUSTIN K ,  DOCZY MARK L ,  METZ MATTHEW V ,  BARNAK JOHN ,  MARKWORTH PAUL R

IPC: H01L21/3063 ,  H01L21/311 ,  H01L21/28

Abstract: A high-K thin film patterning solution is disclosed to address structural and process limitations of conventional patterning techniques. Subsequent to formation of gate structures adjacent a high-K dielectric layer, a portion of the high-K dielectric layer material is reduced, preferably via exposure to hydrogen gas, to form a reduced portion of the high-K dielectric layer. The reduced portion may be selectively removed utilizing wet etch chemistries to leave behind a trench of desirable geometric properties.

公开(公告)号：WO2008005378A8

公开(公告)日：2008-04-03

申请号：PCT/US2007015225

申请日：2007-06-28

Applicant: INTEL CORP ,  METZ MATTHEW V ,  DOCZY MARK L ,  DATTA SUMAN

Inventor： METZ MATTHEW V ,  DOCZY MARK L ,  DATTA SUMAN

IPC: H01L21/31

CPC classification number: H01L29/78 ,  H01L29/20 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66522

Abstract: A method for fabricating a transistor having a Group III-V semiconductor substrate with an oxygen-free dielectric disposed between the substrate and a gate is described.

Abstract translation: 描述了一种用于制造具有设置在衬底和栅极之间的无氧电介质的III-V族半导体衬底的晶体管的方法。

公开(公告)号：WO2007005697A2

公开(公告)日：2007-01-11

申请号：PCT/US2006025751

申请日：2006-06-29

Applicant: INTEL CORP ,  RADOSAVLJEVIC MARKO ,  MAJUMDAR AMLAN ,  DOYLE BRIAN S ,  KAVALIEROS JACK ,  DOCZY MARK L ,  BRASK JUSTIN K ,  SHAH UDAY ,  DATTA SUMAN ,  CHAU ROBERT S

Inventor： RADOSAVLJEVIC MARKO ,  MAJUMDAR AMLAN ,  DOYLE BRIAN S ,  KAVALIEROS JACK ,  DOCZY MARK L ,  BRASK JUSTIN K ,  SHAH UDAY ,  DATTA SUMAN ,  CHAU ROBERT S

IPC: H01L29/786 ,  H01L21/336 ,  H01L29/417

CPC classification number: H01L29/785 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7851 ,  H01L29/78681 ,  H01L29/78684 ,  H01L2029/7858

Abstract: A contact architecture for nanoscale channel devices having contact structures coupling to and extending between source or drain regions of a device having a plurality of parallel semiconductor bodies. The contact structures being able to contact parallel semiconductor bodies having sub-lithographic pitch.

Abstract translation: 一种用于纳米级沟道器件的接触结构，其具有接触结构，所述接触结构耦合到具有多个平行半导体本体的器件的源极或漏极区域之间并在所述源极或漏极区域之间延伸。 接触结构能够接触具有亚光刻间距的平行半导体本体。