公开(公告)号：WO2012040682A3

公开(公告)日：2012-07-05

申请号：PCT/US2011053175

申请日：2011-09-24

Applicant: INTEL CORP ,  GUZEK JOHN ,  NALLA RAVI K ,  SOTO GONZALEZ JAVIER ,  DELANEY DREW ,  POTHUKUCHI SURESH ,  MAMODIA MOHIT ,  ZARBOCK EDWARD ,  SWAN JOHANNA

Inventor： GUZEK JOHN ,  NALLA RAVI K ,  SOTO GONZALEZ JAVIER ,  DELANEY DREW ,  POTHUKUCHI SURESH ,  MAMODIA MOHIT ,  ZARBOCK EDWARD ,  SWAN JOHANNA

IPC: H01L23/48 ,  H01L21/60

CPC classification number: H01L23/5384 ,  H01L23/481 ,  H01L23/49816 ,  H01L23/49827 ,  H01L23/5389 ,  H01L24/24 ,  H01L24/48 ,  H01L24/73 ,  H01L24/82 ,  H01L25/03 ,  H01L25/0657 ,  H01L25/18 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/24226 ,  H01L2224/48137 ,  H01L2224/48472 ,  H01L2224/73259 ,  H01L2225/06513 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01057 ,  H01L2924/014 ,  H01L2924/14 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/00 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: An apparatus includes a coreless substrate with a through-silicon via (TSV) embedded die that is integral to the coreless substrate. The apparatus includes a subsequent die that is coupled to the TSV die and that is disposed above the coreless substrate.

Abstract translation: 一种装置包括具有与无芯基板成一体的贯通硅通孔（TSV）嵌入管芯的无芯基板。 该设备包括连接到TSV管芯并且设置在无芯基板之上的后续管芯。

公开(公告)号：DE112016007567T5

公开(公告)日：2019-11-21

申请号：DE112016007567

申请日：2016-12-30

Applicant: INTEL CORP

Inventor： MAY ROBERT ALAN ,  BOYAPATI SRI RANGA SAI ,  DARMAWIKARTA KRISTOF KUWAWI ,  PIETAMBARAM SRINIVAS V ,  SOTO GONZALEZ JAVIER ,  LIM KWANGMO CHRIS ,  ALEKSOV ALEKSANDAR

IPC: H01L23/498 ,  H01L23/00 ,  H01L23/522 ,  H01L23/525 ,  H01L23/538

Abstract: Integrierte-Schaltung-Gehäuse-Substrate mit Hochdichte-Zwischenverbindungs-Architektur zum Skalieren des Hochdichte-Routings sowie zugehörige Strukturen, Bauelemente und Verfahren werden allgemein vorgestellt. Genauer gesagt werden Integrierte-Schaltung-Gehäuse-Substrate mit Fan-Out-Routing basierend auf einer Hochdichte-Zwischenverbindungsschicht, die Säulen und Vias umfassen kann, und integrierte Hohlräume für die Die-Anbringung vorgestellt. Zusätzlich werden Integrierte-Schaltung-Gehäuse-Substrate mit selbstjustierten Säulen und Vias, die auf der Hochdichte-Zwischenverbindungsschicht gebildet sind, sowie verwandte Verfahren vorgestellt.

公开(公告)号：DE112015006957T5

公开(公告)日：2018-06-07

申请号：DE112015006957

申请日：2015-09-24

Applicant: INTEL CORP

Inventor： ALEKSOV ALEKSANDER ,  ELSHERBINI ADEL ,  SOTO GONZALEZ JAVIER ,  SENEVIRATNE DILAN ,  JAYWANT SHRUTI R ,  KANDANUR SASHI S ,  PIETAMBARAM SRINIVAS ,  DABBY NADINE L ,  LATHROP BRAXTON ,  GOYAL RAJAT ,  RAGHUNATHAN VIVEK

IPC: H01L23/12

Abstract: Einige Formen beziehen sich auf eine beispielhafte dehnbare elektronische Anordnung. Die dehnbare elektronische Anordnung beinhaltet ein dehnbares Gehäuse, das elektronische Komponenten beinhaltet. Eine Vielzahl von gewundenen Leitern verbindet die elektronischen Komponenten elektrisch. Die Vielzahl von gewundenen Leitern kann von dem dehnbaren Gehäuse freiliegend sein. Eine Vielzahl von leitenden Pads ist mit mindestens einer der elektronischen Komponenten oder einigen der Vielzahl von gewundenen Leitern elektrisch verbunden. Die Vielzahl von leitenden Pads kann von dem dehnbaren Gehäuse freiliegend sein. Das dehnbare Gehäuse beinhaltet eine obere Fläche und eine untere Fläche. Die Vielzahl von gewundenen Leitern kann von der unteren Fläche (zusätzlich oder alternativ zu der oberen Fläche) des dehnbaren Gehäuses freiliegend sein.

公开(公告)号：SG11201610371TA

公开(公告)日：2017-01-27

申请号：SG11201610371T

申请日：2014-07-11

Applicant: INTEL CORP

Inventor： LEVANDER ALEJANDRO ,  ANDRYUSHCHENKO TATYANA ,  STAINES DAVID ,  KOBRINSKY MAURO ,  ALEKSOV ALEKSANDAR ,  SENEVIRATNE DILAN ,  SOTO GONZALEZ JAVIER ,  PIETAMBARAM SRINIVAS ,  ISLAM RAFIQUL

IPC: B32B27/08 ,  B23B5/16 ,  H01L21/20 ,  H05K1/00

公开(公告)号：DE102020116317A1

公开(公告)日：2021-02-04

申请号：DE102020116317

申请日：2020-06-21

Applicant: INTEL CORP

Inventor： IBRAHIM TAREK ,  MANEPALLI RAHUL N ,  JEN WEI-LUN ,  CHO STEVE ,  GAMBA JASON ,  SOTO GONZALEZ JAVIER

IPC: H01L23/498

Abstract: Hierin offenbarte Ausführungsbeispiele umfassen elektronische Packages und Verfahren zum Herstellen von elektronischen Packages. Bei einem Ausführungsbeispiel umfasst das elektronische Package ein Package-Substrat, eine Anordnung von Erste-Ebene-Verbindungs (FLI) -Höckern auf dem Package-Substrat, wobei jeder FLI-Höcker ein Oberflächenfinish umfasst, eine erste Anschlussfläche auf dem Package-Substrat, wobei die erste Anschlussfläche das Oberflächenfinish umfasst und wobei ein erster FLI-Höcker der Anordnung von FLI-Höckern elektrisch mit der ersten Anschlussfläche gekoppelt ist, und eine zweite Anschlussfläche auf dem Package-Substrat, wobei die zweite Anschlussfläche elektrisch mit der ersten Anschlussfläche gekoppelt ist.

公开(公告)号：DE112017006496T5

公开(公告)日：2019-11-14

申请号：DE112017006496

申请日：2017-11-21

Applicant: INTEL CORP

Inventor： ELSHERBINI ADEL A ,  BRAUNISCH HENNING ,  SOTO GONZALEZ JAVIER ,  LIFF SHAWNA M

IPC: H01L25/065 ,  H01L21/027 ,  H01L23/48 ,  H01L23/485

Abstract: Ein eingebettetes Siliziumbrückensystem umfassend hohe Zwischenverbindungs-Via-Säulen ist Teil einer System-im-Gehäuse-Vorrichtung. Die hohen Via-Säulen können eine Z-Höhe-Distanz zu einer nachfolgenden Bond-Anschlussfläche von einer Bond-Anschlussfläche umspannen, die Teil eines organischen Substrats ist, das die eingebettete Siliziumbrücke häust.

公开(公告)号：DE112016007306T5

公开(公告)日：2019-06-19

申请号：DE112016007306

申请日：2016-09-30

Applicant: INTEL CORP

Inventor： ELSHERBINI ADEL A ,  SWAN JOHANNA M ,  LIFF SHAWNA M ,  BRAUNISCH HENNING ,  BHARATH KRISHNA ,  SOTO GONZALEZ JAVIER ,  FALCON JAVIER A

IPC: H01L25/065 ,  H01L23/00 ,  H01L23/498 ,  H01L23/538

Abstract: Verschiedene, offenbarte Ausführungsbeispiele beziehen sich auf ein Halbleitergehäuse. Das vorliegende Halbleitergehäuse umfasst ein Substrat. Das Substrat ist aus abwechselnden leitenden Schichten und dielektrischen Schichten gebildet. Eine erste, aktive elektronische Komponente ist auf einer externen Oberfläche des Substrats angeordnet und eine zweite, aktive elektronische Komponente ist zumindest teilweise innerhalb des Substrats eingebettet. Eine erste Zwischenverbindungsregion ist gebildet aus einer Mehrzahl von Zwischenverbindungen zwischen der ersten, aktiven elektronischen Komponente und der zweiten, aktiven elektronischen Komponente. Zwischen der ersten, aktiven elektronischen Komponente und dem Substrat ist eine zweite Zwischenverbindungsregion aus einer Mehrzahl von Zwischenverbindungen gebildet. Zusätzlich ist eine dritte Zwischenverbindungsregion gebildet aus einer Mehrzahl von Zwischenverbindungen zwischen der zweiten, aktiven elektronischen Komponente und dem Substrat.

公开(公告)号：EP3172048A4

公开(公告)日：2018-04-18

申请号：EP14873107

申请日：2014-07-11

Applicant: INTEL CORP

Inventor： LEVANDER ALEJANDRO ,  ANDRYUSHCHENKO TATYANA ,  STAINES DAVID ,  KOBRINSKY MAURO ,  ALEKSOV ALEKSANDAR ,  SENEVIRATNE DILAN ,  SOTO GONZALEZ JAVIER ,  PIETAMBARAM SRINIVAS ,  ISLAM RAFIQUL

IPC: B32B27/08 ,  B23B5/16 ,  H01L21/20 ,  H05K1/00

CPC classification number: H01L23/4985 ,  B23B5/16 ,  B32B27/08 ,  B32B27/283 ,  B32B2307/54 ,  B32B2307/7265 ,  B32B2439/00 ,  B32B2457/00 ,  H01L21/4846 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/49866 ,  H01L23/49894 ,  H01L24/48 ,  H01L24/85 ,  H01L24/96 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68381 ,  H01L2224/48227 ,  H01L2224/81192 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/85801 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/0715 ,  H01L2924/15747 ,  H01L2924/15791 ,  H05K1/0283 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: Generally discussed herein are systems and methods that can include a stretchable and bendable device. According to an example a method can include (1) depositing a first elastomer material on a panel, (2) laminating trace material on the elastomer material, (3) processing the trace material to pattern the trace material into one or more traces and one or more bond pads, (4) attaching a die to the one or more bond pads, or (5) depositing a second elastomer material on and around the one or more traces, the bonds pads, and the die to encapsulate the one or more traces and the one or more bond pads in the first and second elastomer materials.