公开(公告)号：WO2009120967A3

公开(公告)日：2010-04-01

申请号：PCT/US2009038571

申请日：2009-03-27

Applicant: INTEL CORP ,  JOMAA HOUSSAM ,  ALUR AMRUTHAVALLI P ,  SENEVIRATNE DILAN

Inventor： JOMAA HOUSSAM ,  ALUR AMRUTHAVALLI P ,  SENEVIRATNE DILAN

IPC: H01L21/20 ,  H01L21/60

CPC classification number: H05K3/387 ,  H05K3/0032 ,  H05K3/0055 ,  H05K3/108 ,  H05K3/465 ,  H05K3/4661 ,  H05K2203/066 ,  H05K2203/1152 ,  H05K2203/1383 ,  Y10T428/24355 ,  Y10T428/24612

Abstract: A method of manufacturing a substrate for a microelectronic device comprises providing a dielectric material (120, 220, 920) as a build-up layer of the substrate, applying a primer (140, 240, 940) to a surface (121, 221, 921) of the dielectric material, and forming an electrically conductive layer (150, 250, 950) over the primer. In another embodiment, the method comprises providing the dielectric material, forming the feature extending into the dielectric material, forming the electrically conductive layer over the dielectric material, applying the primer to a surface of the electrically conductive layer and attaching a dielectric layer (960) to the primer.

Abstract translation: 一种制造用于微电子器件的衬底的方法包括提供作为衬底的堆积层的电介质材料（120,220,920），将底漆（140,240,940）施加到表面（121,221， 921），并且在引物上形成导电层（150,250,950）。 在另一个实施方案中，该方法包括提供电介质材料，形成延伸到电介质材料中的特征，在电介质材料上形成导电层，将引物施加到导电层的表面，并附着电介质层（960） 到底漆。

公开(公告)号：BR112022003175A2

公开(公告)日：2022-05-17

申请号：BR112022003175

申请日：2020-06-10

Applicant: INTEL CORP

Inventor： SENEVIRATNE DILAN ,  DUAN GANG ,  KONG JIEYING ,  QUACH PATRICK ,  PIETAMBARAM SRINIVAS

IPC: H01L23/15 ,  H01L23/538

Abstract: embalagem compreendendo camada dielétrica de vidro com moldagem, e método e sistema relacioandos. configurações da presente revelação podem se referir, de maneira geral, a sistemas, aparelhos e/ou processos direcionados a um fluxo de processo de fabricação para embalagens que incluem uma ou mais camadas de vidro que incluem recursos de moldagem, tais como traços, rdls e passagens eletricamente condutores dentro das embalagens. em configurações, uma embalagem pode incluir uma camada de vidro com um primeiro lado e um segundo lado oposto ao primeiro lado, em que a camada de vidro é uma camada dielétrica. a embalagem pode incluir outra camada acoplada ao primeiro lado da camada de vidro, e um molde no segundo lado da camada de vidro para receber um material depositado em pelo menos uma porção do molde.

公开(公告)号：DE102018203822A1

公开(公告)日：2018-09-20

申请号：DE102018203822

申请日：2018-03-14

Applicant: INTEL CORP

Inventor： SENEVIRATNE DILAN ,  TRUONG FRANK

IPC: H01L23/13 ,  H01L21/52 ,  H01L23/492 ,  H05K3/00

Abstract: Ausführungsformen hierin beziehen sich auf das Erzeugen einer Öffnung mit hohem Aspektverhältnis in einem Packaging. Ausführungsformen können das Aufbringen einer ersten Laminatschicht auf eine Seite eines Trägermaterials, das Aufbringen einer Keimschicht auf zumindest einen Teil der Laminatschicht, das Aufbauen eines oder mehrerer Kupferpads auf die Keimschicht, das Ätzen der Keimschicht, um einen Abschnitt der ersten Laminatschicht freizulegen, das Aufbringen einer zweiten Laminatschicht, um sie rund um die Seiten eines oder mehrerer Kupferpads einzufüllen, und das Entfernen eines Teils der Aufbau-Kupferpads beinhalten. Andere Ausführungsformen können beschrieben und/oder beansprucht werden.

公开(公告)号：DE112015006957T5

公开(公告)日：2018-06-07

申请号：DE112015006957

申请日：2015-09-24

Applicant: INTEL CORP

Inventor： ALEKSOV ALEKSANDER ,  ELSHERBINI ADEL ,  SOTO GONZALEZ JAVIER ,  SENEVIRATNE DILAN ,  JAYWANT SHRUTI R ,  KANDANUR SASHI S ,  PIETAMBARAM SRINIVAS ,  DABBY NADINE L ,  LATHROP BRAXTON ,  GOYAL RAJAT ,  RAGHUNATHAN VIVEK

IPC: H01L23/12

Abstract: Einige Formen beziehen sich auf eine beispielhafte dehnbare elektronische Anordnung. Die dehnbare elektronische Anordnung beinhaltet ein dehnbares Gehäuse, das elektronische Komponenten beinhaltet. Eine Vielzahl von gewundenen Leitern verbindet die elektronischen Komponenten elektrisch. Die Vielzahl von gewundenen Leitern kann von dem dehnbaren Gehäuse freiliegend sein. Eine Vielzahl von leitenden Pads ist mit mindestens einer der elektronischen Komponenten oder einigen der Vielzahl von gewundenen Leitern elektrisch verbunden. Die Vielzahl von leitenden Pads kann von dem dehnbaren Gehäuse freiliegend sein. Das dehnbare Gehäuse beinhaltet eine obere Fläche und eine untere Fläche. Die Vielzahl von gewundenen Leitern kann von der unteren Fläche (zusätzlich oder alternativ zu der oberen Fläche) des dehnbaren Gehäuses freiliegend sein.

公开(公告)号：SG11201610371TA

公开(公告)日：2017-01-27

申请号：SG11201610371T

申请日：2014-07-11

Applicant: INTEL CORP

Inventor： LEVANDER ALEJANDRO ,  ANDRYUSHCHENKO TATYANA ,  STAINES DAVID ,  KOBRINSKY MAURO ,  ALEKSOV ALEKSANDAR ,  SENEVIRATNE DILAN ,  SOTO GONZALEZ JAVIER ,  PIETAMBARAM SRINIVAS ,  ISLAM RAFIQUL

IPC: B32B27/08 ,  B23B5/16 ,  H01L21/20 ,  H05K1/00

公开(公告)号：EP3172048A4

公开(公告)日：2018-04-18

申请号：EP14873107

申请日：2014-07-11

Applicant: INTEL CORP

Inventor： LEVANDER ALEJANDRO ,  ANDRYUSHCHENKO TATYANA ,  STAINES DAVID ,  KOBRINSKY MAURO ,  ALEKSOV ALEKSANDAR ,  SENEVIRATNE DILAN ,  SOTO GONZALEZ JAVIER ,  PIETAMBARAM SRINIVAS ,  ISLAM RAFIQUL

IPC: B32B27/08 ,  B23B5/16 ,  H01L21/20 ,  H05K1/00

CPC classification number: H01L23/4985 ,  B23B5/16 ,  B32B27/08 ,  B32B27/283 ,  B32B2307/54 ,  B32B2307/7265 ,  B32B2439/00 ,  B32B2457/00 ,  H01L21/4846 ,  H01L21/561 ,  H01L21/565 ,  H01L21/568 ,  H01L21/6835 ,  H01L21/78 ,  H01L23/3135 ,  H01L23/49811 ,  H01L23/49838 ,  H01L23/49866 ,  H01L23/49894 ,  H01L24/48 ,  H01L24/85 ,  H01L24/96 ,  H01L25/50 ,  H01L2221/68345 ,  H01L2221/68381 ,  H01L2224/48227 ,  H01L2224/81192 ,  H01L2224/81203 ,  H01L2224/81815 ,  H01L2224/85801 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01079 ,  H01L2924/0715 ,  H01L2924/15747 ,  H01L2924/15791 ,  H05K1/0283 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207 ,  H01L2224/85399 ,  H01L2224/05599

Abstract: Generally discussed herein are systems and methods that can include a stretchable and bendable device. According to an example a method can include (1) depositing a first elastomer material on a panel, (2) laminating trace material on the elastomer material, (3) processing the trace material to pattern the trace material into one or more traces and one or more bond pads, (4) attaching a die to the one or more bond pads, or (5) depositing a second elastomer material on and around the one or more traces, the bonds pads, and the die to encapsulate the one or more traces and the one or more bond pads in the first and second elastomer materials.

公开(公告)号：EP3055882A4

公开(公告)日：2018-02-14

申请号：EP14891614

申请日：2014-12-22

Applicant: INTEL CORP

Inventor： JEN WEI-LUN KANE ,  JAIN PADAM ,  SENEVIRATNE DILAN ,  CHEN CHI-MON

IPC: H01L25/065 ,  H05K1/03 ,  H05K1/11 ,  H05K3/00

CPC classification number: H05K1/0271 ,  H01L21/02002 ,  H01L21/02008 ,  H01L21/02035 ,  H01L21/4857 ,  H01L21/6835 ,  H01L23/12 ,  H01L23/13 ,  H01L23/3185 ,  H01L23/49822 ,  H01L23/49838 ,  H01L23/49894 ,  H01L24/16 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2924/0002 ,  H01L2924/15311 ,  H05K1/0298 ,  H05K1/036 ,  H05K1/0393 ,  H05K1/115 ,  H05K1/181 ,  H05K3/0014 ,  H05K3/0044 ,  H05K2201/0191 ,  H05K2201/05 ,  H05K2203/0278 ,  H05K2203/085 ,  H01L2924/00

Abstract: Embodiments disclosed include a multilayer substrate for semiconductor packaging. The substrate may include a first layer with a first side with an xy-plane and individual locations on the first side have a first side distance below the first side xy-plane, and a second side with a second side xy-plane and individual locations on the second side may have a second side distance below the second side xy-plane; and a second layer with a first side coupled to the second side of the first layer and a second side opposite the first side of the second layer, wherein a thickness of the second layer at the individual locations on the second layer may be comprised of the first side distance plus the second side distance. Other embodiments may be described and/or claimed.