公开(公告)号：DE102018110380A1

公开(公告)日：2018-10-31

申请号：DE102018110380

申请日：2018-04-30

Applicant: INTEL CORP

Inventor： BARIK RAJKISHORE ,  LEWIS BRIAN T ,  SUNDARESAN MURALI ,  JACKSON JEFFREY ,  MACPHERSON MIKE ,  CHEN XIAOMING

IPC: G06F9/50

Abstract: Beschrieben ist ein Mechanismus zur Ermöglichung der intelligenten Ressourcenverteilung zum Tiefenlernen bei autonomen Maschinen.. Ein Verfahren von Ausführungsformen, wie hierin beschrieben, beinhaltet das Erkennen eines oder mehrerer Sätze von Daten aus einer oder mehreren Quellen über eines oder mehrere Netzwerke, und das Einfügen einer Bibliothek in eine neuronale Netzwerkanwendung, um den optimalen Punkt zu bestimmen, an dem die Frequenzskalierung anzuwenden ist, ohne die Leistung der neuronalen Netzwerkanwendung an einer Rechenvorrichtung zu beeinträchtigen.

公开(公告)号：DE102018110369A1

公开(公告)日：2018-10-31

申请号：DE102018110369

申请日：2018-04-30

Applicant: INTEL CORP

Inventor： LEWIS BRIAN T ,  CHEN FENG ,  JACKSON JEFFREY R ,  GOTTSCHLICH JUSTIN E ,  BARIK RAJKISHORE ,  CHEN XIAOMING ,  SURTI PRASOONKUMAR ,  SUNDARESAN MURALI ,  MACPHERSON MIKE B

IPC: G06F9/50

Abstract: Beschrieben ist ein Mechanismus zur Ermöglichung einer intelligenten Sammlung von Daten und zur intelligenten Verwaltung von autonomen Maschinen. Ein Verfahren von Ausführungsformen, wie hierin beschrieben, beinhaltet das Erkennen eines oder mehrerer Sätze von Daten von einer oder mehreren Quellen über ein oder mehrere Netzwerke, und das Kombinieren einer ersten Berechnung, die lokal an einer lokalen Rechenvorrichtung ausgeführt wird, mit einer zweiten Berechnung, die entfernt an einer entfernten Rechenvorrichtung in Kommunikation mit der lokalen Rechenvorrichtung über das eine oder die mehreren Netzwerke ausgeführt wird, wobei die erste Berechnung wenig Energie verbraucht, wobei die zweite Berechnung viel Energie verbraucht.

公开(公告)号：WO2014028109A2

公开(公告)日：2014-02-20

申请号：PCT/US2013045657

申请日：2013-06-13

Applicant: INTEL CORP ,  RAO JAYANTH N ,  SUNDARESAN MURALI

Inventor： RAO JAYANTH N ,  SUNDARESAN MURALI

CPC classification number: G06T11/60 ,  G06F12/00 ,  G06F12/0811 ,  G06F12/1009 ,  G06F12/1036 ,  G06F12/1081 ,  G06F12/109 ,  G06F2212/455 ,  G06F2212/6042 ,  G06F2212/62 ,  G06F2212/656 ,  G06T1/20 ,  G06T1/60 ,  Y02B60/1225 ,  Y02D10/13

Abstract: A method and system for sharing memory between a central processing unit (CPU) and a graphics processing unit (GPU) of a computing device are disclosed herein. The method includes allocating a surface within a physical memory and mapping the surface to a plurality of virtual memory addresses within a CPU page table. The method also includes mapping the surface to a plurality of graphics virtual memory addresses within an I/O device page table.

Abstract translation: 本文公开了用于在计算设备的中央处理单元（CPU）和图形处理单元（GPU）之间共享存储器的方法和系统。 该方法包括在物理存储器内分配表面并将该表面映射到CPU页面表内的多个虚拟存储器地址。 该方法还包括将表面映射到I / O设备页表内的多个图形虚拟存储器地址。

公开(公告)号：DE112013004078T5

公开(公告)日：2015-06-25

申请号：DE112013004078

申请日：2013-06-13

Applicant: INTEL CORP

Inventor： RAO JAYANTH N ,  SUNDARESAN MURALI

IPC: G06F12/08

Abstract: Ein Verfahren und System für die gemeinsame Nutzung von Speicher zwischen einer Zentraleinheit (central processing unit, CPU) und einem Grafikprozessor (graphics processing unit, GPU) wird hierin offenbart. Das Verfahren umfasst die Zuweisung einer Oberfläche in einem physischen Speicher und die Zuordnung der Oberfläche zu einer Vielzahl von virtuellen Speicheradressen in einer CPU-Seitentabelle. Das Verfahren umfasst außerdem die Zuordnung der Oberfläche zu einer Vielzahl von virtuellen Grafikspeicheradressen in einer E/A-Geräteseitentabelle.

公开(公告)号：EP3005125A4

公开(公告)日：2017-02-15

申请号：EP13885498

申请日：2013-05-31

Applicant: INTEL CORP

Inventor： KOKER ALTUG ,  PIAZZA THOMAS A ,  SUNDARESAN MURALI

IPC: G06F12/08 ,  G06F12/0804 ,  G06F12/0817 ,  G06F12/0831 ,  G06F12/0846 ,  G06F12/0853 ,  G06F12/0875

CPC classification number: G06F12/0804 ,  G06F12/0808 ,  G06F12/0811 ,  G06F12/0822 ,  G06F12/0831 ,  G06F12/0846 ,  G06F12/0853 ,  G06F12/0875 ,  G06F12/128 ,  G06F2212/621

Abstract: In accordance with some embodiments, a scatter/gather memory approach may be enabled that is exposed or backed by system memory and uses conventional tags and addresses. Thus, such a technique may be more amenable to conventional software developers and their conventional techniques.

Abstract translation: 根据一些实施例，可以启用由系统存储器公开或支持并使用常规标签和地址的分散/聚集存储器方法。 因此，这种技术可能更适合于常规软件开发人员及其常规技术。

公开(公告)号：EP3129953A4

公开(公告)日：2017-12-06

申请号：EP15777360

申请日：2015-04-08

Applicant: INTEL CORP

Inventor： PAL SUPRATIM ,  SUNDARESAN MURALI

IPC: G06T1/60 ,  G06F12/02 ,  G06F12/06 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0846 ,  G06F12/0893

CPC classification number: G06F9/445 ,  G06F12/0207 ,  G06F12/0607 ,  G06F12/08 ,  G06F12/0811 ,  G06F12/084 ,  G06F12/0851 ,  G06F12/0893 ,  Y02B60/1225 ,  Y02D10/13

Abstract: Conversion of an array of structures (AOS) to a structure of arrays (SOA) improves the efficiency of transfer from the AOS to the SOA. A similar technique can be used to convert efficiently from an SOA to an AOS. The controller performing the conversion computes a partition size as the highest common factor between the structure size of structures in AOS and the number of banks in a first memory device, and transfers data based on the partition size, rather than on the structure size. The controller can read a partition size number of elements from multiple different structures to ensure that full data transfer bandwidth is used for each transfer.