公开(公告)号：KR20180008438A

公开(公告)日：2018-01-24

申请号：KR20177031433

申请日：2016-05-19

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN ,  BARTLING JAMES E

IPC: G01R19/00 ,  G01R19/255 ,  H02M3/156

CPC classification number: H02M3/156 ,  G01R19/003 ,  G01R19/255 ,  H02M1/08 ,  H02M2001/0009 ,  H03F3/45 ,  H03F2203/45288 ,  H03G3/20 ,  H03M1/1245

Abstract: 시간주기동안측정된복합파형의평균값이먼저복합파형을전압으로변환함으로써이어서이 전압을전류로변환하고, 이전류를사용하여커패시터를충전함으로써결정될수 있다. 측정시간주기의끝에서, 커패시터상의전압전하(샘플전압)는아날로그-디지털변환기(ADC)와관련된샘플-홀드회로에의해샘플링될수 있다. 이어서샘플커패시터상의전압전하는, 예를들면, 커패시터플레이트들이복합파형샘플측정사이클의다음번평균을대비하여덤프스위치에의해쇼트됨으로써, 제거될수 있다. 그리고나서 ADC는이 샘플된전압전하를그의디지털표현으로변환하고, 복합파형의실제평균값이결정, 예를들면, 측정시간주기와조합하여그로부터계산될수 있다.

Abstract translation: 可以通过首先将复合波形转换为电压，然后将电压转换为电流并使用先前的流向电容器充电来确定在一段时间内测得的复合波形的平均值。 在测量时间段结束时，电容器上的电压电荷（采样电压）可以通过与模数转换器（ADC）相关的采样保持电路进行采样。 然后可以去除样品电容上的电压电荷，例如，通过将电容极板与转储开关短接到复合波形样品测量周期的下一个平均值。 ADC然后将采样的电压电荷转换成其数字表示，并且可以例如通过将其与测量时间段组合来确定复数波形的实际平均值。

公开(公告)号：AT504979T

公开(公告)日：2011-04-15

申请号：AT06815489

申请日：2006-09-26

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H03M1/12

Abstract: An analog-to-digital conversion apparatus for converting a plurality of analog input signals may include a plurality of analog input, a plurality of sample and hold circuits, one or more analog-to-digital converters (ADCs), a plurality of trigger selection circuits, and one or more analog multiplexers. The analog inputs may receive an analog input signals. The sample and hold circuits may include an input selectively coupled to at least one of the plurality of input and an output. The analog-to-digital converters (ADCs) may include an input and an output. The trigger selection circuits may selectively couple one of the inputs to one of the sample and hold circuits. The analog multiplexers may include a plurality of inputs selectively coupled to one or more of the sample and hold circuit outputs and an output coupled to one of the one or more analog-to-digital-converters.

公开(公告)号：DE602006009618D1

公开(公告)日：2009-11-19

申请号：DE602006009618

申请日：2006-08-28

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H02M3/156 ,  H02M1/00

Abstract: A switch mode power supply has pulse width modulation (PWM) frequency dithering of a PWM clock frequency. The PWM frequency dithering circuit may change the frequency of the PWM clock based upon each of a plurality of frequencies. A PWM time base circuit may comprise a period register containing a PWM period value, a comparator, and a PWM counter, wherein a PWM count value may be incremented in the PWM counter by the variable frequency PWM clock, the comparator may compare the PWM period value with the PWM count value and when the PWM period value and the PWM count value are substantially equal the PWM count value may be reset. The PWM frequency dithering circuit may comprise a roll counter, wherein the roll counter changes a roll count value each time the comparator resets the PWM count value in the PWM counter; a multiplexer having a plurality of inputs and an output, wherein the output is coupled to each one of the plurality of inputs of the multiplexer based upon the roll counter count value; and a plurality of frequency registers, each one of the plurality of frequency registers may be coupled to a respective one of the plurality of inputs of the multiplexer; wherein the output of the multiplexer may be coupled to a frequency control input of the variable frequency PWM clock such that frequency values stored in the plurality of frequency registers may be used in determining the variable frequency PWM clock frequency.

公开(公告)号：DE112019004131T5

公开(公告)日：2021-08-05

申请号：DE112019004131

申请日：2019-08-08

Applicant: MICROCHIP TECH INC

Inventor： DEUTSCHER NEIL ,  KRIS BRYAN

IPC: H03M1/60

Abstract: Ein Analog-Digital-Wandler (ADC) weist Spannungseingänge, einen Transkonduktor, der zum Umwandeln der Spannungseingänge in Ströme ausgebildet ist, stromgesteuerte Oszillatoren, einen Zähler und digitale Logik auf. Die stromgesteuerten Oszillatoren propagieren entsprechende Ströme vom Transkonduktor. Der Zähler ist so ausgebildet, dass er das wiederholte Durchlaufen eines oder mehrerer Oszillatoren zählt. Die digitale Logik ist so ausgebildet, dass sie basierend auf den Ergebnissen des Zählers einen Code bereitstellt, der ausgebildet ist, um einen Wert des zugehörigen Spannungseingangs anzugeben.

公开(公告)号：AT445253T

公开(公告)日：2009-10-15

申请号：AT06790011

申请日：2006-08-28

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H02M1/00 ,  H02M3/156

Abstract: A switch mode power supply has pulse width modulation (PWM) frequency dithering of a PWM clock frequency. The PWM frequency dithering circuit may change the frequency of the PWM clock based upon each of a plurality of frequencies. A PWM time base circuit may comprise a period register containing a PWM period value, a comparator, and a PWM counter, wherein a PWM count value may be incremented in the PWM counter by the variable frequency PWM clock, the comparator may compare the PWM period value with the PWM count value and when the PWM period value and the PWM count value are substantially equal the PWM count value may be reset. The PWM frequency dithering circuit may comprise a roll counter, wherein the roll counter changes a roll count value each time the comparator resets the PWM count value in the PWM counter; a multiplexer having a plurality of inputs and an output, wherein the output is coupled to each one of the plurality of inputs of the multiplexer based upon the roll counter count value; and a plurality of frequency registers, each one of the plurality of frequency registers may be coupled to a respective one of the plurality of inputs of the multiplexer; wherein the output of the multiplexer may be coupled to a frequency control input of the variable frequency PWM clock such that frequency values stored in the plurality of frequency registers may be used in determining the variable frequency PWM clock frequency.

公开(公告)号：ES2561892T3

公开(公告)日：2016-03-01

申请号：ES12773444

申请日：2012-09-18

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H03K7/08 ,  G06F1/04

Abstract: Un generador (401) de modulación de anchura de impulsos (PWM) para generar una señal de PWM que se sincroniza con una base de tiempos maestra, que comprende: un registro de ciclos de utilización (108) que almacena un valor de ciclos de utilización; un contador de ciclos de utilización (402) que tiene una entrada de reloj acoplada a un reloj que genera una pluralidad de impulsos de reloj, e incrementa un valor de recuentos de ciclos de utilización para cada impulso de la pluralidad de impulsos de reloj recibidos; un comparador ciclos de utilización (110) acoplado al registro de ciclos de utilización (108) y al contador de ciclos de utilización (402) compara el valor de recuentos de ciclos de utilización con el valor de ciclos de utilización y genera una señal de PWM cuando el valor de recuentos de ciclos de utilización es menor o igual al valor de ciclos de utilización; un registro de períodos locales (438) que almacena un valor de períodos locales que determina la frecuencia de la señal de PWM producida por el generador de PWM (401); un comparador de períodos locales (424) acoplado al contador de ciclos de utilización (402) y al registro de períodos locales (438) compara el valor de recuentos de ciclos de utilización con el valor de períodos locales y genera una señal de estado lógico alto cuando el valor de ciclos de utilización es igual o mayor que el valor de períodos locales; un contador de fases (426) que tiene una entrada de reloj acoplada al reloj e incrementa un valor de recuentos de fases por cada impulso de la pluralidad de impulsos de reloj recibidos; un registro de desplazamientos de fases (412) que almacena un valor de desplazamientos de fases; un comparador de desplazamientos de fases (428) acoplado al contador de fases (426) y al registro de desplazamientos de fases (412) compara el valor de recuentos de fases con el valor de desplazamientos de fases y genera un estado lógico alto cuando el valor de recuentos de fases es igual o mayor que el valor de desplazamientos de fases; el comparador de desplazamientos de fases (428) tiene una salida acoplada a una entrada de interrupción del contador de fases (426) y cuando la salida del mismo se encuentra en un estado lógico alto, el contador de fases (426) es impedido de incrementar el valor de recuentos de fases por cada impulso de las pluralidad de impulsos de reloj recibidos; un circuito biestable de ciclo en proceso (CIP) (432) que tiene una entrada de reloj acoplada a una señal de inicio de ciclo de PWM, una entrada D acoplada a un estado lógico alto y una entrada de reinicio acoplada a una salida invertida del comparador de ciclos de utilización (110); un circuito detector de bordes (434, 436) que tiene una primera entrada acoplada al reloj, y una segunda entrada acoplada a una salida del comparador de desplazamientos de fases (428); una primera puerta Y (430) que tiene una primera entrada acoplada a la señal de inicio del ciclo de PWM y una segunda entrada acoplada a una salida invertida del circuito biestable de CIP (432); una segunda puerta Y (446) que tiene una primera entrada acoplada al comparador de períodos locales (424) y una segunda entrada acoplada a una señal de control de modo de disparo único invertido; y una puerta O (422) que tiene una primera entrada acoplada a una salida del circuito detector de bordes (434, 436), una segunda entrada acoplada a una salida de la segunda puerta Y (438), y una salida acopla40 da a una entrada de reinicio del contador de ciclos de utilización (402), en el que la señal de inicio de ciclo de PWM es generada cada vez que se produce un evento de inversión de período, en el que si la salida invertida del circuito biestable de CIP (432) es un estado lógico alto en la segunda entrada de la primera puerta Y (430) y la señal de inicio del ciclo de PWM corresponde a un estado lógico alto en la primera entrada de la primera puerta Y ( 430), entonces el valor de recuentos de fases se reinicia a cero y la salida invertida del circuito biestable de CIP (432) se establece en un estado lógico bajo, por lo cual todas las señales de inicio de ciclo de PWM restantes son ignoradas hasta que la salida invertida del circuito biestable de CIP (432) es reiniciada de nuevo a un estado lógico alto, en el que el contador de fases (426) interrumpe el recuento cuando el valor de recuentos de fases es igual o mayor que el valor de desplazamientos de fases en el registro de desplazamientos de fases (412), en el que cuando un modo de disparo único es deshabilitado, el contador de ciclos de utilización (402) se reinicia a cero cuando el valor de recuentos de ciclos de utilización es igual o mayor que el valor de perío- dos locales y un nuevo recuento de ciclos de utilización comienza, de lo contrario el contador de ciclos de utilización (402 ) no es reiniciado cuando el valor de recuentos de ciclos de utilización es igual o mayor que el valor de períodos locales y en el que si el valor de recuentos ciclos de utilización es igual o mayor que el valor de ciclos de utilización, entonces el circuito biestable de CIP (432) se reinicia de manera que la salida del mismo se encuentra en un estado lógico alto, entonces el valor de recuentos ciclos de utilización en el contador de ciclos de utilización (402) se reinicia a cero y un nuevo recuento de ciclos de utilización comienza.

公开(公告)号：DE602006021165D1

公开(公告)日：2011-05-19

申请号：DE602006021165

申请日：2006-09-26

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H03M1/12

公开(公告)号：DE602005013978D1

公开(公告)日：2009-05-28

申请号：DE602005013978

申请日：2005-08-12

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H03K7/08

Abstract: A pulse width modulation (PWM) generator featuring very high speed and high resolution capability and the ability to generate standard complementary PWM, push-pull PWM, variable offset PWM, multiphase PWM, current limit PWM, current reset PWM, and independent time base PWM while further providing automatic triggering for an analog-to-digital conversion (ADC) module that is precisely timed relative to the PWM signals. Applications include control of a switching power supply that requires very high speed operation to obtain high resolution at high switching frequencies, and the ability to vary the phase relationships among the PWM output signals driving the power supply power components. A single PWM duty cycle register may be used for updating any and/or all PWM generators at once to reduce the workload of a digital processor as compared to updating multiple duty cycle registers.

公开(公告)号：AT429073T

公开(公告)日：2009-05-15

申请号：AT05785003

申请日：2005-08-12

Applicant: MICROCHIP TECH INC

Inventor： KRIS BRYAN

IPC: H03K7/08

Abstract: A pulse width modulation (PWM) generator featuring very high speed and high resolution capability and the ability to generate standard complementary PWM, push-pull PWM, variable offset PWM, multiphase PWM, current limit PWM, current reset PWM, and independent time base PWM while further providing automatic triggering for an analog-to-digital conversion (ADC) module that is precisely timed relative to the PWM signals. Applications include control of a switching power supply that requires very high speed operation to obtain high resolution at high switching frequencies, and the ability to vary the phase relationships among the PWM output signals driving the power supply power components. A single PWM duty cycle register may be used for updating any and/or all PWM generators at once to reduce the workload of a digital processor as compared to updating multiple duty cycle registers.

公开(公告)号：DE112018004541T5

公开(公告)日：2020-05-28

申请号：DE112018004541

申请日：2018-10-12

Applicant: MICROCHIP TECH INC

Inventor： WOJEWODA IGOR ,  KRIS BRYAN ,  BOWLING STEPHEN ,  YUENYONGSGOOL YONG

IPC: H03K5/19

Abstract: Eine Taktüberwachung weist einen Testtakteingang als Referenztakteingang, einen weiteren Takteingang, eine Messschaltung und eine Steuerlogik auf. Die Messschaltung erzeugt eine Messung einer Frequenz oder eines Tastverhältnisses des Testtakteingangs unter Verwendung des Referenztakteingangs, die mit einem Schwellenwert verglichen wird. Die Steuerlogik bestimmt, ob die Messung den Schwellenwert überschritten hat und veranlasst auf der Grundlage der Messung, die den Schwellenwert überschritten hat, die Erzeugung einer weiteren Messung einer Frequenz oder eines Tastverhältnisses unter Verwendung des dritten Takteingangs in Kombination mit dem ersten Takteingang oder dem Referenztakteingang. Die Steuerlogik kann feststellen, ob die weitere Messung einen Schwellenwert überschritten hat, und kann basierend auf einer solchen Feststellung weiterhin feststellen, dass der Testtakteingang oder der Referenztakteingang fehlerhaft ist.