公开(公告)号：WO2022248247A1

公开(公告)日：2022-12-01

申请号：PCT/EP2022/063024

申请日：2022-05-13

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： STAUB, Ralf ,  ZITZLSPERGER, Michael ,  REITH, Andreas

IPC: H01L33/48 ,  H01L33/62 ,  H01L33/56 ,  H01L33/60

Abstract: In mindestens einer Ausführungsform umfasst das optoelektronische Halbleiterbauteil (1) einen Träger (3) und mindestens einen optoelektronischen Halbleiterchip (2), der an einer Montageseite (32) des Trägers (2) angebracht ist, wobei - der Träger (3) aus mehreren separaten, metallischen Leiterrahmenteilen (34) und aus einem Vergusskörper (33) zusammengesetzt ist und der Vergusskörper (33) die Leiterrahmenteile (34) zusammenhält, - die Leiterrahmenteile (34) den Vergusskörper (33) an einer Befestigungsseite (30) des Trägers (3) überragen und die Befestigungsseite (30) der Montageseite (32) gegenüberliegt, - die Befestigungsseite (30) für eine Oberflächenmontage eingerichtet ist, - die Leiterrahmenteile (34) in Richtung parallel zur Befestigungsseite (30) gesehen außerhalb des Vergusskörpers (33) breiter sind als innerhalb des Vergusskörpers (3), - in Draufsicht auf die Befestigungsseite (30) gesehen der Vergusskörper (33) die Leiterrahmenteile (34) an allen Seiten überragt, und - bevorzugt der Vergusskörper (33) und die Leiterrahmenteile (34) bündig miteinander an der Befestigunsseite (30) abschließen.

公开(公告)号：WO2018162583A1

公开(公告)日：2018-09-13

申请号：PCT/EP2018/055653

申请日：2018-03-07

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： ZITZLSPERGER, Michael ,  KÜHNELT, Michael ,  REITH, Andreas ,  NAGEL, Peter

IPC: H01L21/78 ,  H01L33/00

CPC classification number: H01L33/0095 ,  H01L21/78

Abstract: Es wird ein Verfahren zur Herstellung von mindestens einem Halbleiterbauelement (11) angegeben mit den aufeinander folgenden Schritten: -Bereitstellen von mindestens einem Halbleiterchip (1) umfassend: -ein Chipsubstrat (2) -eine auf dem Chipsubstrat (2) angeordnete Halbleiterschichtenfolge (3), -eine erste Hauptfläche (1A) und eine der ersten Hauptfläche (1A) gegenüberliegende zweite Hauptfläche (1B), -mindestens eine Seitenfläche (1C), die quer zu der ersten und zweiten Hauptfläche (1A, 1B) angeordnet ist, wobei der Halbleiterchip (1) an der Seitenfläche (1C) Spuren (8) einer Vereinzelung aufweist, -Bereitstellen eines Trägers (9) mit einer Montagefläche (9A), -Montage des mindestens einen Halbleiterchips (1) auf dem Träger (9), wobei die erste Hauptfläche (1A) des mindestens einen Halbleiterchips (1) mit der Montagefläche (9A) des Trägers (9) verbunden wird, -Ätzen des Halbleiterchips (1) an der Seitenfläche (1C). Des Weiteren wird ein Halbleiterbauelement(11) angegeben, das mit einem derartigen Verfahren hergestellt werden kann.

公开(公告)号：WO2019020458A1

公开(公告)日：2019-01-31

申请号：PCT/EP2018/069509

申请日：2018-07-18

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： REINGRUBER, Klaus ,  REITH, Andreas ,  GEBUHR, Tobias

IPC: H01L33/00 ,  H01L33/48 ,  H01L33/52 ,  H01L33/58 ,  H01L25/075 ,  H01L33/32 ,  H01L33/50 ,  H01L33/54 ,  H01L33/56 ,  H01L33/60

Abstract: In einer Ausführungsform dient das Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen (1) und umfasst die Schritte: A) Aufbringen von optoelektronischen Halbleiterchips (3) zur Erzeugung einer Strahlung (R) auf einen Träger (2), B) Erzeugen eines Vergusses (5) mit einer dem Träger (2) abgewandten Vergussoberseite (50) direkt um die Halbleiterchips (3) herum, sodass die Halbleiterchips (3) in Draufsicht gesehen frei von einem reflektierenden Vergussmaterial des Vergusses (5) bleiben und sodass der Verguss (5) zwischen den Halbleiterchips (3) Gräben (56) aufweist, C) Verfüllen der Gräben (56) mit einem Stützmaterial, sodass zumindest ein Stützkörper (6) gebildet wird und der Verguss (5) neben den Gräben (56) frei von dem Stützmaterial bleibt, und D) Vereinzeln zu den Halbleiterbauteilen (1).

公开(公告)号：WO2014139860A1

公开(公告)日：2014-09-18

申请号：PCT/EP2014/054369

申请日：2014-03-06

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： SINGER, Frank ,  REITH, Andreas

IPC: H01L25/075 ,  F21S8/10 ,  H05K1/02 ,  G03B21/20 ,  F21V19/00 ,  H01L33/64 ,  H01L33/54 ,  H01L33/62

CPC classification number: H01L33/54 ,  F21S41/141 ,  F21S41/19 ,  F21S45/47 ,  H01L25/0753 ,  H01L33/62 ,  H01L33/642 ,  H01L2924/0002 ,  H01L2924/00

Abstract: Ein optoelektronisches Bauteil umfasst: einen flächig ausgedehnten Träger (101) mit einer ersten leitfähigen Schicht (102), einer Zwischenschicht (103), die Silizumnitrid (104) umfasst, und einer zweiten leitfähigen Schicht (105), die in einer Stapelrichtung (S) in einem Schichtstapel (106) angeordnet sind, wobei die erste leitfähige Schicht (102) eine erste Fläche (107) zur Auflage des Bauteils (100) auf einen Untergrund (108) aufweist, ein erster Bereich (110) der zweiten leitfähigen Schicht in Stapelrichtung (S) bis zu einer zur ersten Fläche (107) beabstandete erste Ebene (109) reicht, ein zweiter Bereich (112) der zweiten leitfähigen Schicht (105) in Stapelrichtung (S) bis zu einer zur ersten Fläche (107) weiter beabstandete zweite Ebene (111) reicht, mindestens einen optoelektronischen Halbleiterchip (113), der an dem ersten Bereich (110) der zweiten leitfähigen Schicht (105) angebracht ist.

Abstract translation: 一种光电子装置，包括：一个二维延伸的支持（101），具有包含Silizumnitrid（104）的第一导电层（102），中间层（103），并且在堆叠方向上的第二导电层（105）（S） 布置在层堆叠（106），其特征在于，具有第一表面（107），用于所述构件（100）支撑到基板（108），第二导电层的在层叠方向上的第一部分（110）在第一导电层（102） （S）到一个与第一表面（107）进一步间隔开的第一平面（109）延伸，在层叠方向（S）的第二导电层（105）的第二区域（112）到所述第一表面（107）开的第二 平面（111）延伸，安装到所述第二导电层（105）的所述第一部分（110）至少一个光电子半导体芯片（113）。

公开(公告)号：WO2020007710A1

公开(公告)日：2020-01-09

申请号：PCT/EP2019/067190

申请日：2019-06-27

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： REITH, Andreas ,  BRADL, Rainer ,  STREPPEL, Ulrich ,  BIRKE, Thomas

IPC: H01L33/46 ,  H01L33/54

Abstract: Es wird ein strahlungsemittierendes Bauteil (1) angegeben mit -einem Träger (2), der eine Deckfläche (2b) aufweist, -einem strahlungsemittierenden Halbleiterchip(4), der auf der Deckfläche des Trägers (2b) angeordnet ist und der zur Erzeugung von elektromagnetischer Primärstrahlung ausgebildet ist, -einer ersten Reflektorschicht (5), die über einer Deckfläche des Halbleiterchips angeordnet ist, und -einem Umhüllungskörper (6), der zwischen der ersten Reflektorschicht (5) und dem strahlungsemittierenden Halbleiterchip (4) angeordnet ist, wobei -eine Seitenfläche des Umhüllungskörpers (6a) schräg zu der Deckfläche des Trägers (2b) verläuft. Weiterhin wird ein Verfahren zur Herstellung eines solchen strahlungsemittierenden Bauteils (1) angegeben.

公开(公告)号：WO2020011716A1

公开(公告)日：2020-01-16

申请号：PCT/EP2019/068266

申请日：2019-07-08

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： KIESSLING, Matthias ,  REITH, Andreas

IPC: H01L23/544 ,  H01L23/04 ,  H01L23/31

Abstract: Es wird ein elektronisches Halbleiterbauelement (1) mit einer GehäuseStruktur (10) und einer in die GehäuseStruktur (10) eingebrachten Kavität (100) angegeben. Die Kavität (100) weist eine Grundfläche (100A) auf. Ferner umfasst das elektronische Halbleiterbauelement (1) eine Hilfsschicht (110), die auf der Grundfläche (100A) der Kavität (100) angeordnet ist, und eine die Hilfsschicht (110) bis mindestens zur Grundfläche (100A) der Kavität (100) durchdringende Markierung (120). Die Markierung (120) weist einen optischen Kontrast auf, der sowohl von einer optischen Eigenschaft der GehäuseStruktur (10) als auch einer optischen Eigenschaft der Hilfsschicht (110) abhängt. Weiterhin wird ein Verfahren zur Herstellung eines elektronischen Halbleiterbauelements (1) angegeben.

公开(公告)号：WO2020011642A1

公开(公告)日：2020-01-16

申请号：PCT/EP2019/067998

申请日：2019-07-04

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： REITH, Andreas

IPC: H01L33/64

Abstract: Es wird ein optoelektronisches Halbleiterbauteil (20) angegeben mit: - einem Träger (21), der einen integrierten Schaltkreis umfasst, - einem optoelektronischen Halbleiterchip (22), welcher auf dem Träger (21) angeordnet ist, - einem Formkörper (23), der den Träger (21) in lateralen Richtungen (x) zumindest stellenweise umgibt und der den Träger (21) an einer dem optoelektronischen Halbleiterchip (22) abgewandten Seite stellenweise bedeckt, und - mindestens zwei Durchkontaktierungen (24), welche sich von einer dem optoelektronischen Halbleiterchip (22) abgewandten Unterseite (25) des Halbleiterbauteils (20) durch den Formkörper (23) bis zum Träger (21) erstrecken und ein elektrisch leitfähiges Material (27) aufweisen, wobei der integrierte Schaltkreis zur Ansteuerung und/oder Regelung des optoelektronischen Halbleiterchips (22) vorgesehen ist. Außerdem wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (20) angegeben.

公开(公告)号：WO2019219287A1

公开(公告)日：2019-11-21

申请号：PCT/EP2019/058289

申请日：2019-04-02

Applicant: OSRAM OPTO SEMICONDUCTORS GMBH

Inventor： REITH, Andreas ,  ALTIERI-WEIMAR, Paola

IPC: H01L33/62 ,  H01L33/48 ,  H01L33/64

Abstract: Es wird ein optoelektronisches Bauteil (20) mit einem Träger (21), einem optoelektronischen Halbleiterchip (25), einer Isolationsschicht (22), welche ein elektrisch isolierendes Material aufweist, und einer ersten Kontaktschicht (23), welche ein elektrisch leitfähiges Material aufweist, angegeben. Die Isolationsschicht (22) ist auf dem Träger (21) angeordnet und weist eine Kavität (24) auf, der Halbleiterchip (25) ist in der Kavität (24) angeordnet, die erste Kontaktschicht (23) ist zwischen dem Halbleiterchip (25) und dem Träger (21) und zwischen der Isolationsschicht (22) und dem Träger (21) angeordnet, und die erste Kontaktschicht (23) weist mindestens eine Unterbrechung (26) auf, so dass der Träger (21) im Bereich der Kavität (24) zumindest stellenweise frei von der ersten Kontaktschicht (23) ist.