-
公开(公告)号：CN101960604A
公开(公告)日：2011-01-26
申请号：CN200880127888.8
申请日：2008-03-13
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L29/78
CPC classification number: H01L29/78603 , H01L29/32 , H01L29/7841 , H01L31/0248
Abstract: 本发明涉及一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的至少一个区域。本发明还涉及用于制造这种衬底的过程。
-
Patent Agency Ranking
公开(公告)号：CN102194507B
公开(公告)日：2015-03-11
申请号：CN201010299692.6
申请日：2010-09-28
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: G11C7/06
CPC classification number: G11C7/08 , G11C7/06 , G11C7/067 , G11C7/18 , G11C11/4091 , G11C11/4097 , G11C2211/4016
Abstract: 本发明涉及一种根据第一方面用于串联存储器单元的纳米灵敏放大器，包括：写入级，包括CMOS反相器，其输入端直接或间接的连接到灵敏放大器的输入端，以及其输出端连接到灵敏放大器的输出端，所述灵敏放大器被设计为连接到局部位线，对所述串联的单元寻址；读取级，包括灵敏晶体管，其栅极连接到反相器的输出端，以及其漏极连接到反相器的输入端。
-
公开(公告)号：CN102194507A
公开(公告)日：2011-09-21
申请号：CN201010299692.6
申请日：2010-09-28
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: G11C7/06
CPC classification number: G11C7/08 , G11C7/06 , G11C7/067 , G11C7/18 , G11C11/4091 , G11C11/4097 , G11C2211/4016
Abstract: 本发明涉及一种根据第一方面用于串联存储器单元的纳米灵敏放大器，包括：写入级，包括CMOS反相器，其输入端直接或间接的连接到灵敏放大器的输入端，以及其输出端连接到灵敏放大器的输出端，所述灵敏放大器被设计为连接到局部位线，对所述串联的单元寻址；读取级，包括灵敏晶体管，其栅极连接到反相器的输出端，以及其漏极连接到反相器的输入端。
-
公开(公告)号：CN102130128B
公开(公告)日：2014-01-08
申请号：CN201010521914.4
申请日：2010-10-25
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L27/108 , H01L29/06 , H01L27/12
CPC classification number: H01L29/7841 , G11C11/404 , G11C2211/4016 , H01L27/0711 , H01L27/10802 , H01L29/086 , H01L29/7302
Abstract: 本发明涉及一种具有垂直双极注入器的DRAM存储器单元，包括：具有源极(S)、漏极(D)和位于源极和漏极之间的浮体(FB)的FET晶体管，被控制为将电荷注入FET晶体管的浮体中的注入器，所述注入器包括双极型晶体管，所述双极型晶体管具有发射极、基极和由FET晶体管的浮体形成的集电极，所述单元的特征在于，双极型晶体管的发射极被设置为FET晶体管的源极作为双极型晶体管的基极。本发明还涉及包括多个根据本发明的第一方面的存储器单元的存储器阵列，以及控制这种存储器单元的方法。
-
公开(公告)号：CN101960604B
公开(公告)日：2013-07-10
申请号：CN200880127888.8
申请日：2008-03-13
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L29/78
CPC classification number: H01L29/78603 , H01L29/32 , H01L29/7841 , H01L31/0248
Abstract: 本发明涉及一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的至少一个区域。本发明还涉及用于制造这种衬底的过程。
-
公开(公告)号：CN102130128A
公开(公告)日：2011-07-20
申请号：CN201010521914.4
申请日：2010-10-25
Applicant: S.O.I.TEC绝缘体上硅技术公司
IPC: H01L27/108 , H01L29/06 , H01L27/12
CPC classification number: H01L29/7841 , G11C11/404 , G11C2211/4016 , H01L27/0711 , H01L27/10802 , H01L29/086 , H01L29/7302
Abstract: 本发明涉及一种具有垂直双极注入器的DRAM存储器单元，包括：具有源极(S)、漏极(D)和位于源极和漏极之间的浮体(FB)的FET晶体管，被控制为将电荷注入FET晶体管的浮体中的注入器，所述注入器包括双极型晶体管，所述双极型晶体管具有发射极、基极和由FET晶体管的浮体形成的集电极，所述单元的特征在于，双极型晶体管的发射极被设置为FET晶体管的源极作为双极型晶体管的基极。本发明还涉及包括多个根据本发明的第一方面的存储器单元的存储器阵列，以及控制这种存储器单元的方法。
-
-
-
-
-
Search Results
6
records
(took 0.031 seconds)
