公开(公告)号：CN102084478A

公开(公告)日：2011-06-01

申请号：CN200980126223.X

申请日：2009-07-03

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： K·布德尔 ,  D·朗德吕 ,  K·朗德里

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 本发明涉及一种制造结构的方法，所述结构特别应用于电子学、光学、或光电子学的领域，该结构包括支撑衬底(3)上的半导体材料的薄层(1)，其中：a)所述薄层(1)通过分子附着力粘接键合到所述支撑衬底(3)上；b)通过该方式得到的所述结构被热处理，以稳定粘接键合界面(2)，其特征在于在步骤b)之前，在所述界面(2)上进行离子注入，从而薄层(1)上的原子被转移到支撑衬底(3)上，和/或支撑衬底(3)上的原子被转移到薄层(1)上。

公开(公告)号：CN102119440B

公开(公告)日：2013-12-25

申请号：CN200980131338.8

申请日：2009-09-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·维提泽 ,  F·格里蒂 ,  E·吉奥特 ,  O·科农丘克 ,  D·朗德吕

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76256 ,  H01L2224/05124 ,  H01L2924/00014

Abstract: 本发明涉及一种处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底(1)、氧化物层(2)和薄半导体层(3)，所述方法包括下列步骤：(a)在薄半导体层(3)上形成氮化硅或氮氧化硅掩膜(4)，从而在所述层(3)的表面确定所谓的暴露区域(3a)，所述暴露区域(3a)未被掩膜(40)覆盖，并且以所需图案设置，(b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发氧化物层(2)中的至少一部分氧扩散穿过薄半导体层(3)，由此导致在氧化物层的对应于所述所需图案的区域(2a)中在氧化物的厚度上的受控还原。在步骤(a)中，形成掩膜(4)，从而至少部分的将其埋入在薄半导体层(3)的厚度中。

公开(公告)号：CN102292809A

公开(公告)日：2011-12-21

申请号：CN200980155187.X

申请日：2009-12-30

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： D·朗德吕 ,  F·格里蒂 ,  E·吉奥特 ,  O·科农丘克 ,  C·韦蒂祖

IPC: H01L21/762 ,  H01L21/3105 ,  H01L21/324

CPC classification number: H01L21/3247 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02422 ,  H01L21/02532 ,  H01L21/31662 ,  H01L21/7624

Abstract: 本发明涉及一种处理绝缘体上半导体型结构的方法，所述结构接连包括载体衬底、氧化物层(2)和半导体材料的薄层(3)，所述结构具有露出所述氧化物层(2)的外周环，所述方法包括在中性或受控还原气氛中应用主要热处理。所述方法在所述主要热处理之前包括覆盖至少所述氧化物层(2)的暴露外周部分的步骤，所述主要热处理是在受控的时间和温度条件下进行的，以便促进所述氧化物层(2)的至少一部分氧通过薄半导体层(3)扩散，导致所述氧化物层(2)的厚度的受控降低。

公开(公告)号：CN101960604A

公开(公告)日：2011-01-26

申请号：CN200880127888.8

申请日：2008-03-13

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： F·阿利贝尔 ,  G·戈丹 ,  F·拉勒芒 ,  D·朗德吕 ,  K·朗德里 ,  M·沙欣 ,  C·马聚

IPC: H01L29/78

CPC classification number: H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

Abstract: 本发明涉及一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的至少一个区域。本发明还涉及用于制造这种衬底的过程。

公开(公告)号：CN102326246A

公开(公告)日：2012-01-18

申请号：CN201080008818.8

申请日：2010-02-11

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： G·里乌 ,  D·朗德吕

IPC: H01L21/762

CPC classification number: H01L21/76264 ,  H01L21/76243

Abstract: 本发明涉及一种在混合衬底上制造元件的方法。该方法包括以下步骤：提供绝缘体上半导体(SeOI)类型的衬底(1)，该衬底(1)包括支撑衬底(11)和薄层(13)之间的掩埋氧化物层(12)，在所述衬底(1)中形成多个沟道(3，3’)，该沟道在所述薄层(13)的自由表面(130)上开口，并且在穿过所述薄层(13)和所述掩埋氧化物层(12)的深度上延伸，所述初级沟道(3，3’)界定所述SeOI衬底(1)的至少一个岛(30)，在所述初级沟道(3，3’)的内部形成掩模(4)，并作为覆盖所述薄层(13)的所述自由表面(130)的位于所述岛(30)的外部的区的层，接着进行热处理，用于分解所述岛(30)上出现的掩埋氧化物层，从而减小其厚度。

公开(公告)号：CN102187451A

公开(公告)日：2011-09-14

申请号：CN200980141442.5

申请日：2009-10-29

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： D·朗德吕

IPC: H01L21/762

CPC classification number: H01L21/76254

Abstract: 一种用于制造堆叠的UTBOX型半导体结构的方法，所述方法包括：a)在施主衬底上形成电绝缘体层，b)通过绝缘体层向施主衬底中引入元素，c)在被称为最终衬底的第二衬底上形成电绝缘体层，d)键合两个衬底，两个绝缘体层限制水的扩散并且形成埋入两个衬底之间的厚度小于50nm的绝缘体层，在键合过程中，施主氧化物层的厚度至少等于键合氧化物层的厚度。

公开(公告)号：CN102119440A

公开(公告)日：2011-07-06

申请号：CN200980131338.8

申请日：2009-09-21

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： C·维提泽 ,  F·格里蒂 ,  E·吉奥特 ,  O·科农丘克 ,  D·朗德吕

IPC: H01L21/762

CPC classification number: H01L21/76254 ,  H01L21/76256 ,  H01L2224/05124 ,  H01L2924/00014

Abstract: 本发明涉及一种处理绝缘体上半导体型结构的方法，所述绝缘体上半导体型结构连续包括支撑衬底(1)、氧化物层(2)和薄半导体层(3)，所述方法包括下列步骤：(a)在薄半导体层(3)上形成氮化硅或氮氧化硅掩膜(4)，从而在所述层(3)的表面确定所谓的暴露区域(3a)，所述暴露区域(3a)未被掩膜(40)覆盖，并且以所需图案设置，(b)在中性或受控的还原气氛中以及在受控的温度和时间条件下进行热处理，从而引发氧化物层(2)中的至少一部分氧扩散穿过薄半导体层(3)，由此导致在氧化物层的对应于所述所需图案的区域(2a)中在氧化物的厚度上的受控还原。在步骤(a)中，形成掩膜(4)，从而至少部分的将其埋入在薄半导体层(3)的厚度中。

公开(公告)号：CN101960604B

公开(公告)日：2013-07-10

申请号：CN200880127888.8

申请日：2008-03-13

Applicant: S.O.I.TEC绝缘体上硅技术公司

Inventor： F·阿利贝尔 ,  G·戈丹 ,  F·拉勒芒 ,  D·朗德吕 ,  K·朗德里 ,  M·沙欣 ,  C·马聚

IPC: H01L29/78

CPC classification number: H01L29/78603 ,  H01L29/32 ,  H01L29/7841 ,  H01L31/0248

Abstract: 本发明涉及一种连续包括基底晶片(1)、绝缘层(2)和半导体顶层(3)的衬底，其特征在于，所述绝缘层(2)包括电荷密度的绝对值在1010电荷/cm2以上的至少一个区域。本发明还涉及用于制造这种衬底的过程。