-
公开(公告)号：FR3073075B1
公开(公告)日：2020-09-04
申请号：FR1760166
申请日：2017-10-27
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MORIN PIERRE , DUTARTRE DIDIER
IPC: G11C13/02
Abstract: L'invention concerne un point mémoire à matériau à changement de phase, comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage (116), une couche (202) en un matériau électriquement isolant ou de résistivité électrique supérieure à 2,5·10-5 Ω.m, les interfaces entre ladite couche et les matériaux en contact avec les deux faces de ladite couche formant une barrière thermique, ladite couche étant suffisamment mince pour pouvoir être traversée par un courant électrique par un effet de type effet tunnel.
-
公开(公告)号：FR3012667A1
公开(公告)日：2015-05-01
申请号：FR1360676
申请日：2013-10-31
Inventor： RIDEAU DENIS , BAYLAC ELISE , JOSSE EMMANUEL , MORIN PIERRE , NIER OLIVIER
IPC: H01L21/336
Abstract: L'invention concerne un procédé pour former une couche semiconductrice ayant une contrainte uniaxiale comprenant : former, dans une structure semiconductrice comprenant une couche semiconductrice contrainte, une ou plusieurs premières tranchées d'isolement dans une première direction pour délimiter une première dimension (WT, LT) d'au moins un transistor à former dans la structure semiconductrice ; former, dans la structure semiconductrice, une ou plusieurs deuxièmes tranchées d'isolement dans une deuxième direction pour délimiter une deuxième dimension dudit au moins un transistor, les premières et deuxièmes tranchées d'isolement étant au moins partiellement remplies d'un matériau isolant ; et avant ou après la formation des deuxièmes tranchées d'isolement, diminuer la viscosité du matériau isolant dans les premières tranchées d'isolement par une implantation d'atomes d'un premier matériau dans les premières tranchées d'isolement, dans laquelle les atomes du premier matériau ne sont pas implantés dans -les deuxièmes tranchées d'isolement.
-
公开(公告)号：FR3073075A1
公开(公告)日：2019-05-03
申请号：FR1760166
申请日：2017-10-27
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MORIN PIERRE , DUTARTRE DIDIER
IPC: G11C13/02
Abstract: L'invention concerne un point mémoire à matériau à changement de phase, comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage (116), une couche (202) en un matériau électriquement isolant ou de résistivité électrique supérieure à 2,5·10-5 Ω.m, les interfaces entre ladite couche et les matériaux en contact avec les deux faces de ladite couche formant une barrière thermique, ladite couche étant suffisamment mince pour pouvoir être traversée par un courant électrique par un effet de type effet tunnel.
-
公开(公告)号：FR3065314A1
公开(公告)日：2018-10-19
申请号：FR1753345
申请日：2017-04-18
Applicant: ST MICROELECTRONICS CROLLES 2 SAS , ST MICROELECTRONICS SRL
Inventor： MORIN PIERRE , HAOND MICHEL , ZULIANI PAOLA
Abstract: L'invention concerne une mémoire à changement de phase comprenant un élément résistif (28) en forme de L, une première partie de l'élément résistif (28) s'étendant entre une couche de matériau à changement de phase (32) et l'extrémité supérieure d'un via conducteur (21), une seconde partie de l'élément résistif (28) reposant au moins partiellement sur l'extrémité supérieure du via conducteur (21), la partie supérieure du via conducteur (21) étant entourée d'un isolant (46) non susceptible de réagir avec l'élément résistif (28).
-
公开(公告)号：FR2979477A1
公开(公告)日：2013-03-01
申请号：FR1157596
申请日：2011-08-29
Applicant: ST MICROELECTRONICS CROLLES 2
Inventor： BARGE DAVID , MORIN PIERRE
IPC: H01L21/301 , H01L23/58
Abstract: L'invention concerne un mur d'isolement séparant des transistors formés dans une couche mince de semiconducteur (1) reposant sur une couche isolante (2) posée sur un substrat semiconducteur (3), ce mur étant constitué d'un matériau isolant et comprenant un mur (21) traversant la couche mince et la couche isolante et pénétrant dans le substrat, et des extensions latérales (23) s'étendant dans le substrat sous la couche isolante.
-
Patent Agency Ranking
公开(公告)号：FR2890782A1
公开(公告)日：2007-03-16
申请号：FR0509392
申请日：2005-09-14
Inventor： MORIN PIERRE , CHATON CATHERINE
IPC: H01L21/31 , H01L21/8238
Abstract: La présente invention concerne un dispositif semi-conducteur comprenant au moins un transistor MOS pourvu de régions de source 7,8 et de drain 9,10 formées dans un substrat semi-conducteur 4,5, d'une région de grille 13,14 et d'espaceurs 15,16, ledit transistor 1 étant recouvert par une couche d'arrêt de gravure 17 comportant au moins une première zone 17a ayant un premier niveau de contrainte résiduel sigma1 qui recouvre au moins une partie dudit transistor 1, et au moins une deuxième zone 17b ayant un deuxième niveau de contrainte résiduel sigma2 qui recouvre au moins une autre partie du dispositif, ladite première zone 17a comportant un premier niveau de contrainte résiduel sigma1 supérieur au deuxième niveau de contrainte résiduel sigma2 de ladite deuxième zone 17b.
-
公开(公告)号：FR3066038B1
公开(公告)日：2020-01-24
申请号：FR1753985
申请日：2017-05-05
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MORIN PIERRE , BRUN PHILIPPE , CHAPELON LAURENT-LUC
IPC: G11C13/02 , H01L23/485
Abstract: L'invention concerne une mémoire à changement de phase comprenant : une bande (2) de matériau à changement de phase revêtue d'une bande conductrice (4) et entourée d'un isolant (10), la bande (2) de matériau à changement de phase étant en contact par sa face inférieure avec des pointes d'un élément résistif (8) ; et un réseau de connexion composé de plusieurs niveaux de métallisation couplés entre eux par des vias conducteurs, au moins un élément (26) du niveau de métallisation inférieur étant en contact direct avec la face supérieure de la bande conductrice (4).
-
公开(公告)号：FR3073319A1
公开(公告)日：2019-05-10
申请号：FR1760543
申请日：2017-11-09
Applicant: ST MICROELECTRONICS GRENOBLE 2 , ST MICROELECTRONICS CROLLES 2 SAS , ST MICROELECTRONICS ROUSSET
Inventor： ARNAUD FRANCK , GALPIN DAVID , ZOLL STEPHANE , HINSINGER OLIVIER , FAVENNEC LAURENT , ODDOU JEAN-PIERRE , BROUSSOUS LUCILE , BOIVIN PHILIPPE , WEBER OLIVIER , BRUN PHILIPPE , MORIN PIERRE
IPC: H01L21/822 , G11C13/02
Abstract: L'invention concerne un procédé de fabrication d'une puce électronique comportant des points mémoire à matériau à changement de phase (134) et des transistors (110, 112), comprenant : a) former les transistors et des premiers et deuxièmes vias (120B, 120A) s'étendant depuis des bornes (122A, 122B) des transistors et atteignant une même hauteur ; b) former un premier niveau de métal comprenant des premières pistes d'interconnexion (202) en contact avec les premiers vias (120B) ; c) former des éléments de chauffage (132) des matériaux à changement de phase sur les deuxièmes vias (120A) ; d) former les matériaux à changement de phase (134) sur les éléments de chauffage (132) ; et e) former un deuxième niveau de métal comprenant des deuxièmes pistes d'interconnexion et situé au-dessus des matériaux à changement de phase, et former des troisièmes vias (204) s'étendant des matériaux à changement de phase jusqu'aux deuxièmes pistes.
-
公开(公告)号：FR3073076A1
公开(公告)日：2019-05-03
申请号：FR1760164
申请日：2017-10-27
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MORIN PIERRE , ARNAUD FRANCK , DUTARTRE DIDIER
IPC: G11C13/02
Abstract: L'invention concerne une point mémoire à matériau à changement de phase comprenant, sur un via (108) de liaison avec un transistor, un élément de chauffage (116) du matériau à changement de phase (118), et, entre le via et l'élément de chauffage, une barrière thermique (202) électriquement conductrice.
-
公开(公告)号：FR3066038A1
公开(公告)日：2018-11-09
申请号：FR1753985
申请日：2017-05-05
Applicant: ST MICROELECTRONICS CROLLES 2 SAS
Inventor： MORIN PIERRE , BRUN PHILIPPE , CHAPELON LAURENT-LUC
IPC: G11C13/02 , H01L23/485
Abstract: L'invention concerne une mémoire à changement de phase comprenant : une bande (2) de matériau à changement de phase revêtue d'une bande conductrice (4) et entourée d'un isolant (10), la bande (2) de matériau à changement de phase étant en contact par sa face inférieure avec des pointes d'un élément résistif (8) ; et un réseau de connexion composé de plusieurs niveaux de métallisation couplés entre eux par des vias conducteurs, au moins un élément (26) du niveau de métallisation inférieur étant en contact direct avec la face supérieure de la bande conductrice (4).
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.023 seconds)
