公开(公告)号：WO2009071791A2

公开(公告)日：2009-06-11

申请号：PCT/FR2008052073

申请日：2008-11-18

Applicant: ST MICROELECTRONICS SA ,  PROTON WORLD INT NV ,  ROMAIN FABRICE ,  MODAVE JEAN-LOUIS

Inventor： ROMAIN FABRICE ,  MODAVE JEAN-LOUIS

IPC: G06F21/55 ,  G06F21/60

CPC classification number: G06F21/606 ,  G06F21/755

Abstract: The invention relates to a method and a circuit for verifying data transferred between a circuit (21) and a processing unit (11), in which: the data originating from the circuit travels through a first temporary storage element (23) having a size representing an integer multiple of the size of data liable to be presented subsequently on a bus (27) of the processing unit; an address provided by the processing unit (11) destined for the circuit is stored temporarily in a second element (22); and the content of the first element is compared with a current data item (CDATA) originating from the circuit, at least when said data item corresponds to an address of a data item already present in this first element.

Abstract translation: 本发明涉及用于验证在电路（21）和处理单元（11）之间传送的数据的方法和电路，其中：源自电路的数据通过第一临时存储元件（23） 在处理单元的总线（27）上易于呈现的数据的大小的整数倍; 由处理单元（11）提供给该电路的地址暂时存储在第二元件（22）中; 并且至少当所述数据项对应于已经存在于该第一元素中的数据项的地址时，将第一元素的内容与源自该电路的当前数据项（CDATA）进行比较。

公开(公告)号：FR2923923A1

公开(公告)日：2009-05-22

申请号：FR0759136

申请日：2007-11-19

Applicant: ST MICROELECTRONICS SA ,  PROTON WORLD INT NV

Inventor： ROMAIN FABRICE ,  MODAVE JEAN LOUIS

IPC: G06F11/16 ,  G06F21/55 ,  G06F21/60

Abstract: L'invention concerne un procédé et un circuit de vérification de données transférées entre un circuit (21) et une unité de traitement (11), dans lequel : les données provenant du circuit transitent par un premier élément de mémorisation temporaire (23) ayant une taille multiple de la taille de données susceptibles d'être présentées ensuite sur un bus (27) de l'unité de traitement ; une adresse fournie par l'unité de traitement (11) à destination du circuit est stockée temporairement dans un deuxième élément (22) ; et le contenu du premier élément est comparé avec une donnée courante (CDATA) provenant du circuit, au moins lorsqu'elle correspond à une adresse d'une donnée déjà présente dans ce premier élément.

公开(公告)号：FR2923923B1

公开(公告)日：2009-12-04

申请号：FR0759136

申请日：2007-11-19

Applicant: ST MICROELECTRONICS SA ,  PROTON WORLD INT NV

Inventor： ROMAIN FABRICE ,  MODAVE JEAN LOUIS

IPC: G06F11/16 ,  G06F21/55 ,  G06F21/60

公开(公告)号：FR3051935A1

公开(公告)日：2017-12-01

申请号：FR1654876

申请日：2016-05-31

Applicant: PROTON WORLD INT NV ,  STMICROELECTRONICS (ROUSSET) SAS

Inventor： PEETERS MICHAEL ,  MARINET FABRICE ,  MODAVE JEAN-LOUIS ,  ROMAIN FABRICE

IPC: G06F11/14 ,  G06F11/36 ,  G06F12/14 ,  G06F21/12 ,  G06F21/64

Abstract: L'invention concerne un procédé d'exécution d'un algorithme, comportant les étapes suivantes : réaliser (41) une première exécution (EXE1) de l'algorithme par une unité de traitement (11) ; envoyer au moins un premier résultat pour écriture dans une mémoire à un circuit de gestion de mémoire ; stocker (43) ledit premier résultat dans une première zone (122) de la mémoire volatile ; réaliser (44) une deuxième exécution (EXE2) de l'algorithme par ladite unité de traitement ; envoyer au moins un deuxième résultat pour écriture dans la mémoire audit circuit ; et appliquer (46, 47, 48), par ledit circuit, un traitement différent par rapport à la première exécution.

公开(公告)号：JP2003177668A

公开(公告)日：2003-06-27

申请号：JP2002259962

申请日：2002-09-05

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE-YVAN ,  ROMAIN FABRICE

IPC: G09C1/00 ,  G06F7/38 ,  G06F7/72

Abstract: PROBLEM TO BE SOLVED: To provide a method for scrambling a calculation involving at least one operation taking into account a secret quantity with less resources than heretofore, and to reduce or minimize the storage duration of a random quantity used for the scrambling or unnecessitate the storage of the random quantity. SOLUTION: In the method, at least one intermediary result takes into account at least one secret quantity, modifies the intermediary result with a random quantity, carries on the calculation with the modified result, and restores an expected result at the end of the calculation. COPYRIGHT: (C)2003,JPO

公开(公告)号：FR2884330A1

公开(公告)日：2006-10-13

申请号：FR0550924

申请日：2005-04-11

Applicant: ST MICROELECTRONICS SA

Inventor： ROMAIN FABRICE ,  POMET ALAIN

IPC: G06F12/14 ,  G06F21/75 ,  G06F21/77 ,  G06F21/79 ,  G06K19/073

Abstract: L'invention concerne un procédé et un circuit de protection d'un circuit intégré (20) contre une extraction de données (DATA) lues dans au moins une mémoire (13), consistant à comparer chaque mot de données devant sortir du circuit intégré par rapport à au moins une valeur interdite (FDATA) stockée dans ce circuit, et à générer un signal d'erreur (ALARM) en cas d'identité entre la valeur interdite et la donnée en attente de sortie.

公开(公告)号：DE60023770T2

公开(公告)日：2006-06-01

申请号：DE60023770

申请日：2000-02-18

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE-YVAN ,  ROMAIN FABRICE ,  PLESSIER BERNARD ,  HENNEBOIS BRIGITTE

IPC: H04L9/06 ,  H04L9/08 ,  H04L9/30

Abstract: The secure coprocessor encryption technique has a memory module (30) and a battery of input/output registers (32). A multiplexer (34) transfers the digital words between the input/output register and the input register (36). There is a key register (38) and processing module (42). The battery of input/output registers has an external noise interference register (50) showing when the encryption/de encryption and digital key are at risk.

公开(公告)号：DE60314055T2

公开(公告)日：2008-01-24

申请号：DE60314055

申请日：2003-07-02

Applicant: ST MICROELECTRONICS SA

Inventor： LIARDET PIERRE-YVAN ,  ROMAIN FABRICE ,  TEGLIA YANNICK ,  SIRTORI LAURENCE

IPC: H04L9/06

公开(公告)号：FR2884329A1

公开(公告)日：2006-10-13

申请号：FR0550923

申请日：2005-04-11

Applicant: ST MICROELECTRONICS SA

Inventor： ROMAIN FABRICE ,  POMET ALAIN

IPC: G06F12/14 ,  G06F21/52 ,  G06F21/77 ,  G06F21/79 ,  G06K19/073

Abstract: L'invention concerne un procédé et un circuit de vérification de cohérence entre une donnée (D) lue dans une première zone (131) d'une mémoire (13) d'un microcontrôleur (20) et l'adresse (A) de cette donnée, consistant à calculer une signature (fc) numérique courante de la donnée lue au moyen d'une fonction prenant en compte également l'adresse de cette donnée dans la mémoire, et à vérifier la cohérence entre la signature courante et une signature (f) préalablement enregistrée.

公开(公告)号：DE60207818D1

公开(公告)日：2006-01-12

申请号：DE60207818

申请日：2002-02-06

Applicant: ST MICROELECTRONICS SA

Inventor： ROMAIN FABRICE ,  TEGLIA YANNICK

IPC: G09C1/00 ,  H04L9/06

Abstract: A secured method of cryptographic computation to generate output data from input data and from a secret key includes a derived key scheduling step to provide a derived key from the secret key according to a known key scheduling operation. The method also includes a masking step, performed before the derived key scheduling step, to mask the secret key so that the derived scheduled key is different at each implementation of the method. The present method and component can be used in transfer type applications, such as bank type applications.