公开(公告)号：FR3091433A1

公开(公告)日：2020-07-03

申请号：FR1874286

申请日：2018-12-28

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ALPS SAS

Inventor： LE TUAL STÉPHANE ,  BLANC JEAN-PIERRE ,  DUPERRAY DAVID

IPC: H03M1/66

Abstract: Le dispositif électronique comprend- un étage d’acquisition (3) destiné à recevoir un signal d’entrée numérique (SEN) et configuré pour générer respectivement un premier signal numérique (SN1) et un deuxième signal numérique (SN2) qui est l’opposé du premier signal numérique (SN1),- un premier étage de traitement (4) et un deuxième étage de traitement (5) destinés à recevoir respectivement le premier signal numérique (SN1) et le deuxième signal numérique (SN2) et configurés pour générer respectivement un premier signal analogique (SA1) au rythme d’un premier signal d’horloge (Sclk1) et un deuxième signal analogique (SA2) au rythme d’un deuxième signal d’horloge (Sclk2) qui est l’opposé du premier signal d’horloge (Sclk1) à une tolérance près, et- un étage de sortie (6) configuré pour générer un signal de sortie analogique (SSA) égal au premier signal analogique (SA1) ou au deuxième signal analogique (SA2), en fonction de la valeur du premier ou du deuxième signal d’horloge (Sclk1 ou Sclk2). Figure pour l’abrégé : figure 2

公开(公告)号：FR3098363A1

公开(公告)日：2021-01-08

申请号：FR1907471

申请日：2019-07-04

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ALPS SAS

Inventor： LE TUAL STEPHANE ,  DUPERRAY DAVID ,  BLANC JEAN-PIERRE

IPC: H03K17/16 ,  H01L29/772 ,  H03K17/687

Abstract: Circuit échantillonneur La présente description concerne un circuit échantillonneur comportant au moins un transistor (300) MOS comprenant, entre une première métallisation (317) reliée à une région de source (303) du transistor et une deuxième métallisation (321) reliée à une région de drain (305) du transistor, une troisième métallisation (323) recevant une tension de référence. Figure pour l'abrégé : Fig. 4

公开(公告)号：FR3091433B1

公开(公告)日：2020-12-18

申请号：FR1874286

申请日：2018-12-28

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS ALPS SAS

Inventor： LE TUAL STÉPHANE ,  BLANC JEAN-PIERRE ,  DUPERRAY DAVID

IPC: H03M1/66

Abstract: Le dispositif électronique comprend- un étage d’acquisition (3) destiné à recevoir un signal d’entrée numérique (SEN) et configuré pour générer respectivement un premier signal numérique (SN1) et un deuxième signal numérique (SN2) qui est l’opposé du premier signal numérique (SN1),- un premier étage de traitement (4) et un deuxième étage de traitement (5) destinés à recevoir respectivement le premier signal numérique (SN1) et le deuxième signal numérique (SN2) et configurés pour générer respectivement un premier signal analogique (SA1) au rythme d’un premier signal d’horloge (Sclk1) et un deuxième signal analogique (SA2) au rythme d’un deuxième signal d’horloge (Sclk2) qui est l’opposé du premier signal d’horloge (Sclk1) à une tolérance près, et- un étage de sortie (6) configuré pour générer un signal de sortie analogique (SSA) égal au premier signal analogique (SA1) ou au deuxième signal analogique (SA2), en fonction de la valeur du premier ou du deuxième signal d’horloge (Sclk1 ou Sclk2). Figure pour l’abrégé : figure 2

公开(公告)号：FR3019660A1

公开(公告)日：2015-10-09

申请号：FR1453014

申请日：2014-04-04

Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS PVT LTD

Inventor： BLANC JEAN-PIERRE ,  SINGH PRATAP NARAYAN

IPC: G05F3/16

Abstract: L'invention concerne un circuit de génération d'une tension de référence (VOUT), comprenant une première source de courant (M4) en série avec un premier transistor bipolaire (Q8) ; une deuxième source de courant (M5) en série avec une première résistance (R8) ; une troisième source de courant (M6) en série avec un deuxième transistor bipolaire (Q9), la troisième source de courant étant en miroir de courant avec la première source de courant ; une deuxième résistance (R9) entre la base du deuxième transistor bipolaire (Q9) et le point de connexion entre la deuxième source de courant et la première résistance ; et une quatrième source de courant (M7) en série avec une troisième résistance (R10), le point de connexion entre la quatrième source de courant (M7) et la troisième résistance (R10) définissant une borne de tension de référence (VOUT).

公开(公告)号：FR2959078B1

公开(公告)日：2012-05-25

申请号：FR1053023

申请日：2010-04-20

Applicant: ST MICROELECTRONICS SA

Inventor： BLANC JEAN-PIERRE

IPC: H03H11/12 ,  H03J3/20

公开(公告)号：FR3063552A1

公开(公告)日：2018-09-07

申请号：FR1751747

申请日：2017-03-03

Applicant: ST MICROELECTRONICS SA

Inventor： BLANC JEAN-PIERRE ,  TROCHUT SEVERIN

IPC: G05F3/02

Abstract: L'invention concerne un générateur de tension ou de courant ayant un coefficient de température configurable, comprenant : un premier générateur de tension (Q1) adapté pour générer une première tension (Vbel) ayant un premier coefficient de température négatif ; un deuxième générateur de tension (Q2) adapté pour générer une deuxième tension (Vbe2) ayant un deuxième coefficient de température négatif différent du premier coefficient de température négatif ; et un circuit (R1, RA, RB, 406, 408, 410) adapté pour générer un niveau de sortie (IOUT, VOUT) basé sur la différence entre la première tension (Vbel) proportionnée par un premier facteur d'échelle (a) et la deuxième tension (Vbe2) proportionnée par un deuxième facteur d'échelle (β)

公开(公告)号：FR2999799A1

公开(公告)日：2014-06-20

申请号：FR1262321

申请日：2012-12-19

Applicant: ST MICROELECTRONICS SA

Inventor： CHEVALIER PASCAL ,  CELI DIDIER ,  BLANC JEAN-PIERRE ,  CHANTRE ALAIN

IPC: H01L21/331 ,  H01L27/06 ,  H01L29/737

Abstract: L'invention concerne un procédé comprenant les étapes suivantes : exposer la surface d'un substrat de silicium (202) dans une première région (326) entre des première et deuxième tranchées d'isolation (204, 208) ; graver le substrat de silicium dans la première région pour former un évidement entre les première et deuxième tranchées d'isolation ; et former dans l'évidement une base (216) d'un transistor bipolaire à hétérojonction par croissance épitaxiale sélective d'un film comprenant du SiGe.

公开(公告)号：FR2969328A1

公开(公告)日：2012-06-22

申请号：FR1060730

申请日：2010-12-17

Applicant: ST MICROELECTRONICS SA

Inventor： BLANC JEAN-PIERRE ,  SINGH PRATAP NARAYAN

IPC: G05F3/26 ,  G05F3/24 ,  H03F1/08

Abstract: L'invention concerne un circuit de génération d'une tension de référence (V ) comprenant : une première source de courant (M1) en série avec un premier transistor bipolaire (Q1), entre une première (10) et une deuxième (20) borne d'application d'une tension d'alimentation ; une deuxième source de courant (M2) en série avec un deuxième transistor bipolaire (Q2) et un premier élément résistif (R4), entre lesdites première et deuxième bornes (10, 20), le point milieu entre le premier élément résistif (R4) et le deuxième transistor bipolaire (Q2) définissant une troisième borne de fourniture de la tension de référence (V ) ; un montage suiveur (22) dont une borne d'entrée est connectée entre la première source de courant et le premier transistor bipolaire, et dont une borne de sortie est connectée à une base du deuxième transistor bipolaire (Q2) ; et un pont diviseur résistif (R6, R7) entre la borne de sortie du montage suiveur (22) et ladite deuxième borne (20), le point milieu de ce pont diviseur étant connecté à une base du premier transistor bipolaire (Q1).

公开(公告)号：FR2958095B1

公开(公告)日：2012-04-13

申请号：FR1052229

申请日：2010-03-26

Applicant: ST MICROELECTRONICS SA

Inventor： BLANC JEAN-PIERRE

IPC: H03H11/04

公开(公告)号：FR2958095A1

公开(公告)日：2011-09-30

申请号：FR1052229

申请日：2010-03-26

Applicant: ST MICROELECTRONICS SA

Inventor： BLANC JEAN-PIERRE

IPC: H03H11/04

Abstract: L'invention concerne un filtre passe-bas, comprenant : entre une première borne (IN) et une deuxième borne (OUT), une association en série d'une première résistance (R1), d'une deuxième résistance (R2) et d'un premier amplificateur (20) ; en parallèle sur la deuxième résistance, une association en série d'un deuxième amplificateur (22) et d'un premier condensateur (C1') ; un deuxième condensateur (C2') entre une entrée du premier amplificateur et une troisième borne d'application d'un potentiel de référence ; et un troisième condensateur (C3') entre la deuxième borne (OUT) et la troisième borne.