中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

21 records (took 0.031 seconds)

    CIRCUIT BISTABLE EN LOGIQUE CML
    3.
    发明专利
    CIRCUIT BISTABLE EN LOGIQUE CML 未知

    公开(公告)号：FR2961978A1

    公开(公告)日：2011-12-30

    申请号：FR1055092

    申请日：2010-06-25

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS PVT LTD

    Inventor： SINGH PRATAP NARAYAN ,  LE TUAL STEPHANE

    IPC: H03K19/00

    Abstract: L'invention concerne un circuit à source commune comprenant deux branches en parallèle entre une borne (21) d'application d'un potentiel (Vdd) et une source de courant (29), chaque branche comportant : une association en série d'une résistance (22 , 22 ) et d'un transistor (24 , 24 ) dont le point milieu définit une borne de sortie (OUTM, OUTP) de la branche ; un premier interrupteur (12 , 12 ) reliant une borne d'entrée (INP, INM) de la branche à une borne de commande du transistor (24 , 24 ) ; et un étage commandable d'amplification d'une information représentant le niveau présent sur la borne de sortie de la branche opposée.

    CIRCUIT ET PROCEDE DE CONVERSION DE SIGNAL
    4.
    发明专利
    CIRCUIT ET PROCEDE DE CONVERSION DE SIGNAL 未知

    公开(公告)号：FR3006833A1

    公开(公告)日：2014-12-12

    申请号：FR1355251

    申请日：2013-06-07

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS PVT LTD

    Inventor： LE TUAL STEPHANE ,  SINGH PRATAP NARAYAN

    IPC: H03K19/08 ,  G11C27/02 ,  H03M1/08

    Abstract: L'invention concerne un circuit comprenant : un premier transistor (202) ayant un premier noeud de courant principal couplé à un premier signal de tension (CNVDD), un noeud de commande couplé à un deuxième signal de tension (CPVDD) et un deuxième noeud de courant principal couplé à un noeud de sortie (206) du circuit ; un deuxième transistor (204) ayant un premier noeud de courant principal couplé à un troisième signal de tension (CNGND), un noeud de commande couplé à un quatrième signal de tension (CPGND) et un deuxième noeud de courant principal couplé au noeud de sortie du circuit ; et une circuiterie (210, 212) adaptée à générer les premier, deuxième, troisième et quatrième signaux de tension sur la base d'une paire de signaux d'entrée différentiels (CP, CN), dans laquelle les premier et deuxième signaux de tension sont tous les deux référencés par rapport à une première tension d'alimentation (VDD) et dans laquelle les troisième et quatrième signaux de tension sont tous les deux référencés par rapport à une deuxième tension d'alimentation (GND).

    DISPOSITIF CAPACITIF INTEGRE ET CONVERTISSEUR ANALOGIQUE NUMERIQUE INTEGRE COMPRENANT UN TEL DISPOSITIF
    6.
    发明专利
    DISPOSITIF CAPACITIF INTEGRE ET CONVERTISSEUR ANALOGIQUE NUMERIQUE INTEGRE COMPRENANT UN TEL DISPOSITIF 未知

    公开(公告)号：FR2976715A1

    公开(公告)日：2012-12-21

    申请号：FR1155195

    申请日：2011-06-15

    Applicant: ST MICROELECTRONICS SA

    Inventor： LE TUAL STEPHANE ,  VERHAEREN SARAH

    IPC: H01G4/38 ,  H01L23/552 ,  H01L27/08 ,  H01L29/94

    Abstract: Dispositif capacitif intégré comprenant un peigne (2) électriquement conducteur dont au moins une partie des dents (6a,6b,...,6i) forme des premières électrodes de condensateurs, et des doigts (3a,3b,...,3h) électriquement conducteurs s'étendant entre les dents du peigne pour former des deuxièmes électrodes des condensateurs, le dispositif comprenant un premier ensemble doigt-dents comportant un doigt de référence unique (3e) formant un condensateur de référence ayant une valeur capacitive de référence, au moins un deuxième ensemble doigt-dents comportant plusieurs doigts (3c,3g), le doigt de référence (3e) et le nombre de doigts du ou des deuxièmes ensembles doigt-dents formant une suite géométrique de raison deux, et au moins un ensemble additionnel comportant un doigt additionnel unique (3a) formant avec au moins une dent du peigne (6b) un condensateur additionnel ayant une valeur capacitive additionnelle sensiblement égale à la moitié de la valeur capacitive de référence.

    CONVERTISSEUR ANALOGIQUE-NUMERIQUE DIFFERENTIEL A APPROXIMATIONS SUCCESSIVES
    7.
    发明专利
    CONVERTISSEUR ANALOGIQUE-NUMERIQUE DIFFERENTIEL A APPROXIMATIONS SUCCESSIVES 未知

    公开(公告)号：FR2961979A1

    公开(公告)日：2011-12-30

    申请号：FR1055050

    申请日：2010-06-24

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS PVT LTD ,  STMICROELECTRONICS CANADA INC ,  ST MICROELECTRONICS SRL

    Inventor： LE TUAL STEPHANE ,  SINGH PRATAP NARAYAN ,  ZABRODA OLEKSIY ,  VANNUCCI NICOLA

    IPC: H03M1/14

    Abstract: L'invention concerne un convertisseur analogique-numérique différentiel à approximations successives comprenant : un comparateur (101) ; une première pluralité de condensateurs (C à C ) reliée entre une pluralité correspondante de premiers commutateurs (301 à 303) et une première entrée du comparateur, au moins l'un des premiers condensateurs étant agencé pour recevoir une première composante (Vinp) d'un signal d'entrée différentiel ; et une deuxième pluralité de condensateurs (C ' à C ') reliée entre une pluralité correspondante de deuxièmes commutateurs (301' à 303') et une deuxième entrée du comparateur , au moins l'un des deuxièmes condensateurs étant agencé pour recevoir une deuxième composante (Vinn) du signal d'entrée différentiel, chacun de la première et de la deuxième pluralité de commutateurs étant adapté à relier indépendamment le condensateur correspondant à un niveau sélectionné parmi : un premier niveau de tension d'alimentation (Vtop) ; un deuxième niveau de tension d'alimentation (Vbot) ; et un troisième niveau de tension d'alimentation (Vc).

    GENERATEUR DE SIGNAL D'HORLOGE
    8.
    发明专利
    GENERATEUR DE SIGNAL D'HORLOGE 未知

    公开(公告)号：FR3059438A1

    公开(公告)日：2018-06-01

    申请号：FR1661724

    申请日：2016-11-30

    Applicant: ST MICROELECTRONICS SA

    Inventor： PACHE DENIS ,  LE TUAL STEPHANE ,  ZEGMOUT HANAE

    IPC: G06F1/04

    Abstract: L'invention concerne un dispositif de génération de signal d'horloge (206), comprenant : une première photorésistance (214H) couplant un noeud capacitif de sortie (218) à un noeud (216H) d'application d'un premier potentiel ; et une deuxième photorésistance (214L) couplant le noeud capacitif à un noeud d'application (216L) d'un deuxième potentiel, les première et deuxième photorésistances étant adaptées à recevoir des mêmes impulsions optiques d'un laser à modes bloqués (204) à des instants décalés d'un premier retard.

    CIRCUIT ET PROCEDE DE CORRECTION DE DECALAGE TEMPOREL
    9.
    发明专利
    CIRCUIT ET PROCEDE DE CORRECTION DE DECALAGE TEMPOREL 未知

    公开(公告)号：FR3006832A1

    公开(公告)日：2014-12-12

    申请号：FR1355253

    申请日：2013-06-07

    Applicant: ST MICROELECTRONICS SA ,  ST MICROELECTRONICS PVT LTD

    Inventor： SINGH PRATAP NARAYAN ,  LE TUAL STEPHANE

    IPC: H03K17/04 ,  H03K17/28 ,  H03M1/12

    Abstract: L'invention concerne un circuit comprenant : un premier transistor (102) ayant des premier et deuxième noeuds de courant principaux, et un noeud de grille adapté à recevoir un premier signal de synchronisation (CLK) pour amener le premier transistor à des transitions entre des états conducteur et non conducteur ; et un circuit de polarisation (108) couplé à un autre noeud du premier transistor ; et un circuit de commande (110) adapté à contrôler le circuit de polarisation pour appliquer une première tension de commande (VCTRL) à l'autre noeud pour ajuster l'instant d'au moins l'une desdites transitions.

Patent Agency Ranking