公开(公告)号：CN109727964B

公开(公告)日：2025-04-25

申请号：CN201810022467.4

申请日：2018-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  许峯诚 ,  黄翰祥 ,  刘献文 ,  郑心圃 ,  李孝文

IPC: H10D80/30 ,  H10D80/20 ,  H01L23/31 ,  H01L21/98

Abstract: 本发明实施例提供多种多芯片晶片级封装及其形成方法。一种多芯片晶片级封装包括第一层级及第二层级。所述第一层级包括第一重布线层结构及位于所述第一重布线层结构之上的至少一个芯片。所述第二层级包括第二重布线层结构以及位于所述第二重布线层结构之上的至少两个其他芯片。所述第一层级接合到所述第二层级，使得所述至少一个芯片在实体上接触所述第二重布线层结构。所述至少两个其他芯片的连接件的总数目大于所述至少一个芯片的连接件的总数目。

公开(公告)号：CN115910814A

公开(公告)日：2023-04-04

申请号：CN202211615779.9

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L21/56 ,  H01L21/60 ,  H01L21/768

Abstract: 封装结构包括第一介电层、第一半导体装置、第一重分布线、第二介电层、第二半导体装置、第二重分布线、第一导电件及第一模制材料。第一半导体装置在第一介电层上方。第一重分布线在第一介电层中且电连接至第一半导体装置。第二介电层在第一半导体装置上方。第二半导体装置在第二介电层上方。第二重分布线在第二介电层中且电连接至第二半导体装置。第一导电件电连接第一重分布线与第二重分布线。第一模制材料模制第一半导体装置及第一导电件。

公开(公告)号：CN115513189A

公开(公告)日：2022-12-23

申请号：CN202210041865.7

申请日：2022-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林孟良 ,  庄博尧 ,  翁得期 ,  陈硕懋 ,  郑心圃

IPC: H01L25/065 ,  H01L23/538 ,  H01L23/16 ,  H01L23/31 ,  H01L21/56

Abstract: 本公开的各种实施例涉及半导体封装和其制造方法。半导体封装至少包括电路衬底、半导体管芯和填充材料。电路衬底有第一表面、与所述第一表面相反的第二表面和从所述第一表面凹进去的凹穴。电路衬底包括介电材料和埋设在介电材料中并位于凹穴下方的金属底板。金属底板的位置对应于凹穴的位置。金属底板是电性浮置的并被介电材料隔离。半导体管芯设置在凹穴中，且与电路衬底电连接。填充材料设置在半导体管芯和电路衬底之间。填充材料填充凹穴且封装半导体管芯，而连接半导体管芯和电路衬底。

公开(公告)号：CN113053757A

公开(公告)日：2021-06-29

申请号：CN202010879929.1

申请日：2020-08-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许佳桂 ,  游明志 ,  林柏尧 ,  陈硕懋 ,  许峯诚 ,  郑心圃

IPC: H01L21/48 ,  H01L23/498 ,  H01L21/60

Abstract: 一种方法包括形成再分布结构，该形成工艺包括在载体上方形成多个介电层，形成延伸到多个介电层中的多条再分布线，以及在载体上方形成增强贴片。该方法还包括将封装组件接合至再分布结构，封装组件具有与增强贴片的部分重叠的外围区域。并且将再分布结构和第一封装组件从载体脱粘。本发明的实施例还涉及封装件及其形成方法。

公开(公告)号：CN112838078A

公开(公告)日：2021-05-25

申请号：CN202011276663.8

申请日：2020-11-16

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  庄博尧 ,  陈硕懋 ,  许峯诚

IPC: H01L25/16 ,  H01L21/98

Abstract: 提供了半导体器件及其制造方法，其中，利用集成扇出工艺将多个集成无源器件集成在一起，以形成具有更小覆盖区的更大器件。在具体实施例中，多个集成无源器件是电容器，一旦堆叠在一起，可以用来提供比可以获得类似覆盖区的任何单个无源器件更大的总电容。

公开(公告)号：CN109727946A

公开(公告)日：2019-05-07

申请号：CN201810306349.6

申请日：2018-04-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  蔡柏豪 ,  庄博尧 ,  许峯诚 ,  陈硕懋 ,  翁得期

IPC: H01L23/498 ,  H01L23/538

Abstract: 提供形成芯片封装体的方法。方法包括将芯片置于再布线结构上。再布线结构包括第一绝缘层与第一线路层，且第一线路层位于第一绝缘层中并电性连接至芯片。方法亦包括经由导电结构将中介基板接合至再布线结构。芯片位于中介基板与再布线结构之间。中介基板具有与再布线结构相邻的凹陷。芯片的第一部分位于凹陷中。中介基板包括基板与导电通孔结构，且导电通孔结构穿过基板并经由导电结构电性连接至第一线路层。

公开(公告)号：CN108695267A

公开(公告)日：2018-10-23

申请号：CN201711288268.X

申请日：2017-12-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑心圃 ,  陈硕懋 ,  许峯诚

IPC: H01L23/31 ,  H01L23/522

Abstract: 封装结构包括第一介电层、第一半导体装置、第一重分布线、第二介电层、第二半导体装置、第二重分布线、第一导电件及第一模制材料。第一半导体装置在第一介电层上方。第一重分布线在第一介电层中且电连接至第一半导体装置。第二介电层在第一半导体装置上方。第二半导体装置在第二介电层上方。第二重分布线在第二介电层中且电连接至第二半导体装置。第一导电件电连接第一重分布线与第二重分布线。第一模制材料模制第一半导体装置及第一导电件。

公开(公告)号：CN103426858B

公开(公告)日：2016-05-04

申请号：CN201210424567.2

申请日：2012-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈硕懋 ,  叶德强 ,  叶炅翰

IPC: H01L23/522 ,  H01L23/31

CPC classification number: H01L23/49822 ,  H01L21/568 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5389 ,  H01L24/05 ,  H01L24/19 ,  H01L2224/02233 ,  H01L2224/02331 ,  H01L2224/02381 ,  H01L2224/03 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/05008 ,  H01L2224/05026 ,  H01L2224/05099 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05552 ,  H01L2224/05572 ,  H01L2224/0558 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/0603 ,  H01L2224/06051 ,  H01L2224/06515 ,  H01L2224/12105 ,  H01L2224/13005 ,  H01L2224/13111 ,  H01L2224/13113 ,  H01L2224/13116 ,  H01L2224/13139 ,  H01L2224/13147 ,  H01L2224/13155 ,  H01L2224/96 ,  H01L2924/00014 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19103 ,  H01L2924/206 ,  H01L2924/014 ,  H01L2924/00012 ,  H01L2224/11 ,  H01L2924/01047 ,  H01L2924/00

Abstract: 一种封装件包括在该封装件的第一区中形成的芯片和在邻近第一区的该封装件的第二区中形成的模塑料。在芯片和模塑料上形成第一聚合物层，在第一聚合物层上形成第二聚合物层，在第一和第二聚合物层之间形成多个互连结构。在第二聚合物层上形成金属绝缘体金属(MIM)电容器并将其电连接至多个互连结构的至少一个。在多个互连结构的至少一个的上方形成金属凸块并将其电连接至多个互连结构的至少一个。本发明提供具有金属绝缘体金属电容器的封装件及其制造方法。

公开(公告)号：CN103187394B

公开(公告)日：2015-10-28

申请号：CN201210419270.7

申请日：2012-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余振华 ,  侯上勇 ,  叶德强 ,  陈硕懋 ,  叶炅翰 ,  林仪柔

IPC: H01L23/522 ,  H01L23/64 ,  H01L23/31 ,  H01L21/56 ,  H01L21/02

CPC classification number: H01L21/56 ,  H01L23/3192 ,  H01L23/49816 ,  H01L23/49822 ,  H01L23/49894 ,  H01L23/5389 ,  H01L23/64 ,  H01L24/19 ,  H01L27/016 ,  H01L28/00 ,  H01L2224/0401 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/92125 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19011 ,  H01L2924/1903 ,  H01L2924/19031 ,  H01L2924/19033 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19104 ,  H01L2924/00012 ,  H01L2924/00

Abstract: 本发明提供了一种器件，包括衬底、位于衬底上方的金属焊盘，以及具有位于金属焊盘上方部分的钝化层。钝化后互连(PPI)线设置在钝化层上方并且电耦合至金属焊盘。凸块底部金属(UBM)设置在PPI线上方并且电耦合至PPI线。无源器件包括位于与UBM相同水平面处的部分。无源器件的部分由与UBM相同的材料形成。本发明还提供了具有无源器件的封装件及其形成方法。

公开(公告)号：CN103579096A

公开(公告)日：2014-02-12

申请号：CN201310294063.8

申请日：2013-07-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘之敬 ,  陈硕懋 ,  叶德强 ,  侯上勇 ,  郑心圃

IPC: H01L21/768 ,  H01L23/522

CPC classification number: H01L23/5226 ,  H01L21/76807 ,  H01L23/147 ,  H01L23/49827 ,  H01L23/5223 ,  H01L23/5227 ,  H01L2924/0002 ,  H05K1/0215 ,  H01L2924/00

Abstract: 本发明公开了半导体器件及其制造方法。在一个实施例中，制造半导体器件的方法包括在工件上方的第一金属化层中形成第一导电结构，第一导电结构包括具有第一宽度的第一部分和具有第二宽度的第二部分。第二宽度不同于第一宽度。方法包括在与第一金属化层相邻的第二金属化层中形成第二导电结构，并且将第二导电结构的部分连接至第一导电结构的第一部分。