半导体存储器及向半导体存储元件的电压施加方法

    公开(公告)号:CN1449048A

    公开(公告)日:2003-10-15

    申请号:CN03107528.2

    申请日:2003-03-26

    CPC classification number: G11C16/32 G11C16/0433 G11C16/10 G11C16/14

    Abstract: 本发明提供能够防止在隧道氧化膜上施加峰值电场,防止重写次数减少或数据保持特性降低的半导体存储器及向半导体存储元件施加电压的方法。本发明的半导体存储器具备:存储单元(10)和控制字线选择驱动电路(205)、阱驱动电路(207)和源线选择驱动电路(206)、当在存储单元(10)中的浮动栅(101)上注入电子时输出脉冲信号(S1)的脉冲发生电路(301)、延迟电路(302)、延迟电路(303)和延迟电路(304)。而且,控制字线选择驱动电路(205)接受来自延迟电路(302)的延迟信号(S2)使控制字线的电位变化,阱驱动电路(207)接受来自延迟电路(303)的延迟信号(S3)使阱的电位变化,源线选择驱动电路(206)接受来自延迟电路(304)的延迟信号(S4)使源线的电位变化。

    半导体存储器及向半导体存储元件施加电压的方法

    公开(公告)号:CN1234171C

    公开(公告)日:2005-12-28

    申请号:CN03107528.2

    申请日:2003-03-26

    CPC classification number: G11C16/32 G11C16/0433 G11C16/10 G11C16/14

    Abstract: 本发明提供能够防止在隧道氧化膜上施加峰值电场,防止重写次数减少或数据保持特性降低的半导体存储器及向半导体存储元件施加电压的方法。本发明的半导体存储器具备:存储单元(10)和控制字线选择驱动电路(205)、阱驱动电路(207)和源线选择驱动电路(206)、当在存储单元(10)中的浮动栅(101)上注入电子时输出脉冲信号(S1)的脉冲发生电路(301)、延迟电路(302)、延迟电路(303)和延迟电路(304)。而且,控制字线选择驱动电路(205)接受来自延迟电路(302)的延迟信号(S2)使控制字线的电位变化,阱驱动电路(207)接受来自延迟电路(303)的延迟信号(S3)使阱的电位变化,源线选择驱动电路(206)接受来自延迟电路(304)的延迟信号(S4)使源线的电位变化。

    存储装置
    5.
    发明授权

    公开(公告)号:CN1311397C

    公开(公告)日:2007-04-18

    申请号:CN200310118809.6

    申请日:2003-11-28

    Inventor: 松浦正则

    CPC classification number: G06K19/073 G06K19/07363

    Abstract: 在IC卡等存储装置中提高存储的数据的隐匿性。数据屏蔽部(124)只在从时钟信号的沿时刻经过规定的期间后输出从存储器阵列单元(121)中读出的存储数据,微型计算机(110)在时钟信号的沿时刻内取入从数据屏蔽部(124)输出的数据。因此,由于微型计算机(110)只能在时钟信号的频率处于规定范围内的情况下可以正确地取入存储数据,故可以使非法的存储数据取得变得困难。另外,在上述规定的期间以外的时间,若从数据屏蔽部(124)输出随机数据等,则进一步使存储数据的解析变得困难,可以提高隐匿性。

    非易失性存储装置及其数据写入方法

    公开(公告)号:CN101042674A

    公开(公告)日:2007-09-26

    申请号:CN200710085534.9

    申请日:2007-03-07

    CPC classification number: G06F12/0246 G06F2212/7203 G06F2212/7205

    Abstract: 本发明涉及非易失性存储装置及其数据写入方法,上述非易失性存储装置从外部输入作为扇区单位的数据的输入数据,包括:非易失性的主记忆存储器,以比上述扇区单位大的页单位进行数据的写入;辅助记忆存储器,至少保存页单位量的上述输入数据;存储器判断单元,判断上述辅助记忆存储器是否保存了上述页单位以上的数据;在由上述存储器判断单元判断为上述辅助记忆存储器保存了上述页单位以上的数据的情况下,存储器控制单元以上述页单位将保存在上述辅助记忆存储器中的数据写入上述主记忆存储器的新页中。

    半导体存储器件
    9.
    发明公开

    公开(公告)号:CN1610006A

    公开(公告)日:2005-04-27

    申请号:CN200410095983.8

    申请日:2004-09-10

    Inventor: 松浦正则

    CPC classification number: G11C8/08 G11C16/08

    Abstract: 为了防止产生直通电流和降低峰值电流,而不会恶化读取操作的高速特性。至少一个晶体管(MPX)连接在采用CMOS反相器(MP0和MN0等)形成的多个字线驱动单元电路与源电位(Vcc)之间。该晶体管(MPX)受与字线驱动单元电路的控制信号(AB-0~AB-n)分离的控制信号(DECENB)的独立控制,并且具有通过调整定时实现的防止直通电流的功能和通过限制电流实现的峰值电流降低功能。即使在同时驱动全部字线(SWL0~SWLn)时,也可以限制电流并抑制峰值电流。

    存储装置
    10.
    发明公开

    公开(公告)号:CN1504954A

    公开(公告)日:2004-06-16

    申请号:CN200310118809.6

    申请日:2003-11-28

    Inventor: 松浦正则

    CPC classification number: G06K19/073 G06K19/07363

    Abstract: 在IC卡等存储装置中提高存储的数据的隐匿性。数据屏蔽部(124)只在从时钟信号的沿时刻经过规定的期间后输出从存储器阵列单元(121)中读出的存储数据,微型计算机(110)在时钟信号的沿时刻内取入从数据屏蔽部(124)输出的数据。因此,由于微型计算机(110)只能在时钟信号的频率处于规定范围内的情况下可以正确地取入存储数据,故可以使非法的存储数据取得变得困难。另外,在上述规定的期间以外的时间,若从数据屏蔽部(124)输出随机数据等,则进一步使存储数据的解析变得困难,可以提高隐匿性。

Patent Agency Ranking