半导体存储装置及具备该半导体存储装置的收发系统

    公开(公告)号:CN1945741A

    公开(公告)日:2007-04-11

    申请号:CN200610142126.8

    申请日:2006-10-08

    CPC classification number: G11C7/1042 G11C8/12 G11C11/005

    Abstract: 一种半导体存储装置。在同一存储器芯片(1)中具有多个存储器阵列(10、20),在各存储器阵列中独立具有数据系统电路、地址系统电路和控制系统电路。另一方面,在各存储器阵列(10、20)间共有与芯片外部取得连接的数据端子(42)、地址端子(40)和控制端子(41)。经由被阵列选择信号ASEL(时钟)控制的3个信号选择电路MUX,将数据、地址和控制信号分配给各存储器阵列(10、20)。另外,在所述时钟的上升沿向一方的存储器阵列(10)供给信号,在下降沿向另一方的存储器阵列(20)供给信号。这样,在多个CPU使用多个存储器的系统中,当一个芯片中具有多个存储器阵列来集成存储器时,可以按照每个存储器阵列进行独立的动作,不需要CPU间的总线调停。

    半导体存储器
    3.
    发明授权

    公开(公告)号:CN100382200C

    公开(公告)日:2008-04-16

    申请号:CN200410071459.7

    申请日:2004-06-10

    CPC classification number: G11C16/105 G06F12/0246 G11C16/102

    Abstract: 当时非易失性存储器的一个逻辑地址提供多个物理地址存储器时,时用于一个逻辑地址的写入操作搜寻在多个物理地址存储器中包括的空物理地址存储器,然后,将数据写入这个空物理地址存储器。对用于一个逻辑地址的读取操作,搜寻数据最终被写入的物理地址存储器,并读出该存储器的存储内容。结果,对一个逻辑地址采用简单的电路布置执行非易失性存储器的数据重写操作,而不执行擦除操作,并且不增加存储器的面积,而且也不将数据重写操作的总数限制到存储器技术规范所规定的数目。

    半导体存储器
    4.
    发明公开

    公开(公告)号:CN1574096A

    公开(公告)日:2005-02-02

    申请号:CN200410071459.7

    申请日:2004-06-10

    CPC classification number: G11C16/105 G06F12/0246 G11C16/102

    Abstract: 当对非易失性存储器的一个逻辑地址提供多个物理地址存储器时,对用于一个逻辑地址的写入操作搜寻在多个物理地址存储器中包括的空物理地址存储器,然后,将数据写入这个空物理地址存储器。对用于一个逻辑地址的读取操作,搜寻数据最终被写入的物理地址存储器,并读出该存储器的存储内容。结果,对一个逻辑地址采用简单的电路布置执行非易失性存储器的数据重写操作,而不执行擦除操作,并且不增加存储器的面积,而且也不将数据重写操作的总数限制到存储器技术规范所规定的数目。

    半导体存储装置及具备该半导体存储装置的收发系统

    公开(公告)号:CN1945741B

    公开(公告)日:2012-01-11

    申请号:CN200610142126.8

    申请日:2006-10-08

    CPC classification number: G11C7/1042 G11C8/12 G11C11/005

    Abstract: 一种半导体存储装置。在同一存储器芯片(1)中具有多个存储器阵列(10、20),在各存储器阵列中独立具有数据系统电路、地址系统电路和控制系统电路。另一方面,在各存储器阵列(10、20)间共有与芯片外部取得连接的数据端子(42)、地址端子(40)和控制端子(41)。经由被阵列选择信号ASEL(时钟)控制的3个信号选择电路MUX,将数据、地址和控制信号分配给各存储器阵列(10、20)。另外,在所述时钟的上升沿向一方的存储器阵列(10)供给信号,在下降沿向另一方的存储器阵列(20)供给信号。这样,在多个CPU使用多个存储器的系统中,当一个芯片中具有多个存储器阵列来集成存储器时,可以按照每个存储器阵列进行独立的动作,不需要CPU间的总线调停。

Patent Agency Ranking