公开(公告)号：CN114582868A

公开(公告)日：2022-06-03

申请号：CN202111305971.3

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 李恩英 ,  金度亨 ,  金泽中 ,  朴承钟 ,  朴在花 ,  赵润宰

IPC: H01L27/108

Abstract: 提供了半导体器件，所述器件包括：衬底，所述衬底包括元件隔离膜和由所述元件隔离膜限定的有源区；字线，所述字线在第一方向上与所述有源区交叉；以及位线结构，所述位线结构位于所述衬底上并连接到所述有源区，所述位线结构在与所述第一方向交叉的第二方向上延伸，其中，所述位线结构包括包含非晶材料或钌的第一单元互连膜、位于所述第一单元互连膜上并沿着所述第一单元互连膜延伸并包含钌的第二单元互连膜以及位于所述第二单元互连膜上并沿着所述第二单元互连膜延伸的单元覆盖膜。

公开(公告)号：CN114256242A

公开(公告)日：2022-03-29

申请号：CN202110919267.0

申请日：2021-08-11

Applicant: 三星电子株式会社

Inventor： 朴宰弘 ,  朴在花 ,  金汶根 ,  黄定夏

IPC: H01L27/108 ,  H01L27/22 ,  H01L27/24

Abstract: 公开了一种半导体存储器装置。所述半导体存储器装置可以包括：至少一个半导体图案，包括在与半导体基底的顶表面平行的第二方向上延伸的水平部和在第一方向上延伸的竖直部；至少一个栅电极，在至少一个半导体图案的水平部上且在与第一方向和第二方向不同的第三方向上延伸；以及至少一个信息存储元件，连接到至少一个半导体图案的竖直部，其中，至少一个半导体图案的水平部的在第一方向上的厚度比至少一个半导体图案的竖直部的在第一方向上的厚度小。

公开(公告)号：CN109817620A

公开(公告)日：2019-05-28

申请号：CN201811381520.6

申请日：2018-11-20

Applicant: 三星电子株式会社

Inventor： 金埈宽 ,  安商熏 ,  韩奎熙 ,  朴在花 ,  朴嬉淑

IPC: H01L27/108 ,  H01L21/768 ,  H01L23/535

Abstract: 提供一种半导体器件，该半导体器件包括：在衬底上的器件区域；在器件区域上的层间电介质层；在层间电介质层的一侧的第一界面层；低k电介质层，隔着第一界面层而与层间电介质层间隔开并具有比层间电介质层的介电常数小的介电常数；以及在低k电介质层中的导电线。第一界面层包括与低k电介质层接触的第一子界面层以及与层间电介质层接触的第二子界面层。第二子界面层具有比第一子界面层的氢渗透性小的氢渗透性。

公开(公告)号：CN103681573B

公开(公告)日：2018-06-08

申请号：CN201310366956.9

申请日：2013-08-21

Applicant: 三星电子株式会社

Inventor： 朴在花 ,  文光辰 ,  朴炳律

IPC: H01L23/495 ,  H01L27/02 ,  H01L21/60

CPC classification number: H01L23/481 ,  H01L21/486 ,  H01L21/76898 ,  H01L23/49827 ,  H01L23/53238 ,  H01L23/552 ,  H01L25/0657 ,  H01L2224/03002 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/06181 ,  H01L2224/11009 ,  H01L2224/13 ,  H01L2224/13007 ,  H01L2224/13022 ,  H01L2224/13082 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73204 ,  H01L2224/73253 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/1461 ,  H01L2924/15311 ,  H01L2924/1815 ,  H01L2924/00012 ,  H01L2924/014 ,  H01L2924/00 ,  H01L2224/05552

Abstract: 提供了集成电路器件。该集成电路器件可以包括过孔结构，过孔结构包括导电插塞、与导电插塞隔开的导电阻挡层、以及导电插塞和导电阻挡层之间的绝缘层。还提供了形成集成电路器件的相关方法。

公开(公告)号：CN1767205A

公开(公告)日：2006-05-03

申请号：CN200510104111.8

申请日：2005-09-16

Applicant: 三星电子株式会社

Inventor： 尹宣弼 ,  李彰原 ,  孙雄喜 ,  崔吉铉 ,  柳宗烈 ,  林东灿 ,  朴在花 ,  李柄学 ,  朴嬉淑

IPC: H01L29/41 ,  H01L29/788 ,  H01L21/28 ,  H01L21/336

CPC classification number: H01L27/11526 ,  H01L21/82345 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11546

Abstract: 一种半导体器件包括，半导体衬底上的第一导电层，第一导电层上的包括高K－介质材料的介质层，介质层上的包括掺有P型杂质的多晶硅的第二导电层，以及第二导电层上的包括金属的第三导电层。在某些器件中，在主单元区中形成第一栅极结构，第一栅极结构包括隧道氧化物层、浮栅、第一高K－介质层和控制栅。控制栅包括掺有P型杂质的多晶硅层和金属层。在主单元区外面形成第二栅极结构，第二栅极结构包括隧道氧化物层、导电层和金属层。在外围单元区中形成第三栅极结构，第三栅极结构包括隧道氧化物、导电层和具有比导电层更窄宽度的高K－介质层。也公开了方法实施例。