-
公开(公告)号：CN106026990A
公开(公告)日：2016-10-12
申请号：CN201610171855.X
申请日：2016-03-24
Applicant: 三星电子株式会社
IPC: H03K5/13
Abstract: 本发明提供了一种半导体电路，其包括：第一电路，其响应于时钟信号和输入数据信号确定第一节点的电压；第一锁存器，其响应于时钟信号和第一节点的电压确定第二节点的电压；以及第二电路，其响应于时钟信号和第二节点的电压确定第三节点的电压。响应于第三节点的电压提供输出数据信号，时钟信号控制关于输入数据信号和输出数据信号的翻转触发操作，并且不管在时钟信号中的电平如何转换，只要输入数据信号的电平保持不变，在第一节点、第二节点和第三节点处的各个电压都保持不变。
-
公开(公告)号：CN105897221A
公开(公告)日：2016-08-24
申请号：CN201510556938.6
申请日：2015-09-02
Applicant: 三星电子株式会社
IPC: H03K3/012
Abstract: 提供了一种多位触发器和扫描链电路。一种多位触发器包括共享时钟信号的多个多位触发器块。每个多位触发器块包括单个反相器和多个触发器。单个反相器通过将时钟信号反相来产生反相时钟信号。每个触发器包括主锁存部和从锁存部，并且每个触发器基于时钟信号和反相时钟信号来操作主锁存部和从锁存部。这里，触发器在时钟信号的上升沿被触发。因此，作为主从触发器进行操作的多位触发器可使在时钟信号传输所经过的时钟路径中发生的功耗最小化(或减少该功耗)。
-
公开(公告)号：CN116896355A
公开(公告)日：2023-10-17
申请号：CN202310175714.5
申请日：2023-02-28
Applicant: 三星电子株式会社
IPC: H03K3/356
Abstract: 一种多位触发器包括第一位触发器和第二位触发器。所述第一位触发器包括：输入多路选择器，其接收第一数据位和第二数据位，并且输出所述第一数据位和所述第二数据位之一作为第三数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第一输出数据位。所述第二位触发器包括：输入多路选择器，其接收第四数据位和所述第一输出数据位，并且输出所述第四数据位和所述第一输出数据位之一作为第五数据位；第一传输电路；第一锁存器；第二传输电路；以及第二锁存器，其输出第二输出数据位。所述第一输出数据位从所述第一位触发器沿着外部导线被提供给所述第二位触发器。
-
公开(公告)号：CN115208358A
公开(公告)日：2022-10-18
申请号：CN202210343268.X
申请日：2022-03-31
Applicant: 三星电子株式会社
IPC: H03K3/037 , H03K19/094 , G06F30/392 , G06F30/394
Abstract: 提供了触发器及包括其的集成电路的设计方法。所述触发器包括第一行中的第一主锁存器、第二行中的第二主锁存器、所述第一行中的第一从锁存器和所述第二行中的第二从锁存器。所述第一主锁存器和所述第二主锁存器在第二方向上相邻设置，并且所述第一从锁存器和所述第二从锁存器在所述第二方向上相邻设置。
-
公开(公告)号：CN107276563B
公开(公告)日：2022-08-02
申请号：CN201710228979.1
申请日：2017-04-10
Applicant: 三星电子株式会社
Abstract: 一种半导体装置可包括：主锁存器，使用本地电源供应电压及时钟信号来存储输入数据信号，并将所述输入数据信号输出至第一输出信号；从锁存器，使用全局电源供应电压、时钟信号及保持信号来存储第一输出信号，并输出第二输出信号；第一逻辑门，接收保持信号、时钟信号及复位信号中的一个信号及另一信号的输入，并输出通过执行第一逻辑运算而产生的第一控制信号；以及第二逻辑门，接收保持信号、时钟信号及复位信号中的其余信号及第一控制信号的输入，并对主锁存器及从锁存器中的至少一个执行第二逻辑运算。本发明的半导体装置可减小产品的大小且可降低功耗。
-
Patent Agency Ranking
-
公开(公告)号：CN106533395B
公开(公告)日：2020-10-09
申请号：CN201610811492.1
申请日：2016-09-08
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体集成电路和一种触发器。所述半导体集成电路包括位于基底上的扫描使能(SE)反相器和时钟(CK)反相器、第一多路复用部以及第二多路复用部。SE反相器和CK反相器在第一方向上对齐。第一多路复用部包括第一布线和第一晶体管，第一布线连接到SE反相器的电源电压部，第一布线和第一晶体管共享接触第一布线的源区。第二多路复用部包括第二布线和第二晶体管，第二布线连接到CK反相器的电源电压部，第二布线和第二晶体管共享接触第二布线的源区。SE反相器和CK反相器在第一方向上彼此对齐。
-
公开(公告)号：CN106505994B
公开(公告)日：2020-08-07
申请号：CN201610809106.5
申请日：2016-09-07
Applicant: 三星电子株式会社
IPC: H03K19/0944
Abstract: 公开一种时序电路及其操作方法。在时序电路中，第一级被配置为响应于时钟对第一节点的电压进行充电，并且响应于时钟、第二节点的电压和数据对第一节点的电压进行放电；第二级被配置为响应于时钟对第二节点的电压进行充电，并且响应于时钟和逻辑信号对第二节点的电压进行放电；组合逻辑被配置为基于第一节点的电压、第二节点的电压和数据来生成逻辑信号；以及锁存电路被配置为响应于时钟来锁存第二节点的电压。
-
公开(公告)号：CN111477622A
公开(公告)日：2020-07-31
申请号：CN201911051696.X
申请日：2019-10-30
Applicant: 三星电子株式会社
Inventor： 金珉修
Abstract: 提供了集成电路和设计集成电路的方法。集成电路包括半导体基板、第一至第三电源轨以及第一至第四时钟栅极线。第一电源轨至第三电源轨形成在半导体基板上方，并且在第一方向上延伸并且在垂直于第一方向的第二方向上按顺序布置。第一至第四时钟栅极线形成在半导体基板上方，并且在第二方向上延伸以穿过第一电源轨和第二电源轨之间的第一区域以及第二电源轨和第三电源轨之间的第二区域。第一时钟栅极线和第二时钟栅极线布置成在第一方向上彼此相邻，并且第三时钟栅极线和第四时钟栅极线布置成在第一方向上彼此相邻。
-
公开(公告)号：CN105897221B
公开(公告)日：2020-06-12
申请号：CN201510556938.6
申请日：2015-09-02
Applicant: 三星电子株式会社
IPC: H03K3/012
Abstract: 提供了一种多位触发器和扫描链电路。一种多位触发器包括共享时钟信号的多个多位触发器块。每个多位触发器块包括单个反相器和多个触发器。单个反相器通过将时钟信号反相来产生反相时钟信号。每个触发器包括主锁存部和从锁存部，并且每个触发器基于时钟信号和反相时钟信号来操作主锁存部和从锁存部。这里，触发器在时钟信号的上升沿被触发。因此，作为主从触发器进行操作的多位触发器可使在时钟信号传输所经过的时钟路径中发生的功耗最小化(或减少该功耗)。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.038 seconds)
