公开(公告)号：CN104282655A

公开(公告)日：2015-01-14

申请号：CN201410331005.2

申请日：2014-07-11

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  丁健钰 ,  金珉修 ,  韩相信 ,  姜主贤 ,  赵郁来

IPC: H01L23/52 ,  H01L21/60

CPC classification number: H01L29/785 ,  H01L23/5286 ,  H01L23/538 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/0924 ,  H01L27/1211 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。

公开(公告)号：CN107276563B

公开(公告)日：2022-08-02

申请号：CN201710228979.1

申请日：2017-04-10

Applicant: 三星电子株式会社

Inventor： 金钟宇 ,  姜主贤 ,  金珉修 ,  李伽兰

IPC: H03K3/012 ,  H03K19/00

Abstract: 一种半导体装置可包括：主锁存器，使用本地电源供应电压及时钟信号来存储输入数据信号，并将所述输入数据信号输出至第一输出信号；从锁存器，使用全局电源供应电压、时钟信号及保持信号来存储第一输出信号，并输出第二输出信号；第一逻辑门，接收保持信号、时钟信号及复位信号中的一个信号及另一信号的输入，并输出通过执行第一逻辑运算而产生的第一控制信号；以及第二逻辑门，接收保持信号、时钟信号及复位信号中的其余信号及第一控制信号的输入，并对主锁存器及从锁存器中的至少一个执行第二逻辑运算。本发明的半导体装置可减小产品的大小且可降低功耗。

公开(公告)号：CN104282655B

公开(公告)日：2018-05-29

申请号：CN201410331005.2

申请日：2014-07-11

Applicant: 三星电子株式会社

Inventor： 徐在禹 ,  丁健钰 ,  金珉修 ,  韩相信 ,  姜主贤 ,  赵郁来

IPC: H01L23/52 ,  H01L21/60

CPC classification number: H01L29/785 ,  H01L23/5286 ,  H01L23/538 ,  H01L24/16 ,  H01L24/32 ,  H01L24/48 ,  H01L24/73 ,  H01L25/105 ,  H01L27/0207 ,  H01L27/0629 ,  H01L27/092 ,  H01L27/0924 ,  H01L27/1211 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2225/1023 ,  H01L2225/1058 ,  H01L2924/00014 ,  H01L2924/15331 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 本发明提供了一种半导体器件以及一种制造半导体器件的方法。该半导体器件包括：第一源电极，其配置为将第一功率轨连接至第一杂质区，所述第一功率轨结合至第一电压源；第二源电极，其配置为将第二功率轨连接至第二杂质区，所述第二功率轨结合至第二电压源，第一电压源和第二电压源不同；栅电极，其位于第一杂质区和第二杂质区上；第一漏电极，其位于第一杂质区上；第二漏电极，其位于第二杂质区上；以及互连线，其连接至第一漏电极和第二漏电极，所述互连线形成至少一个闭环。

公开(公告)号：CN107276563A

公开(公告)日：2017-10-20

申请号：CN201710228979.1

申请日：2017-04-10

Applicant: 三星电子株式会社

Inventor： 金钟宇 ,  姜主贤 ,  金珉修 ,  李伽兰

IPC: H03K3/012 ,  H03K19/00

CPC classification number: H03K3/012 ,  H03K19/0002 ,  H03K19/0016

Abstract: 一种半导体装置可包括：主锁存器，使用本地电源供应电压及时钟信号来存储输入数据信号，并将所述输入数据信号输出至第一输出信号；从锁存器，使用全局电源供应电压、时钟信号及保持信号来存储第一输出信号，并输出第二输出信号；第一逻辑门，接收保持信号、时钟信号及复位信号中的一个信号及另一信号的输入，并输出通过执行第一逻辑运算而产生的第一控制信号；以及第二逻辑门，接收保持信号、时钟信号及复位信号中的其余信号及第一控制信号的输入，并对主锁存器及从锁存器中的至少一个执行第二逻辑运算。本发明的半导体装置可减小产品的大小且可降低功耗。