-
公开(公告)号：CN102013391A
公开(公告)日：2011-04-13
申请号：CN201010277983.5
申请日：2010-09-08
Applicant: 三菱电机株式会社
CPC classification number: H01L21/3083 , H01L21/304 , H01L21/6835 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2924/0002 , H01L2924/30105 , H01L2924/00
Abstract: 在半导体衬底(1)的表面(1a)中，残留有从外周端部朝向内侧、具有规定的宽度并沿着外周端部延伸的钝化膜(3)。通过对半导体衬底(1)的外周端部进行磨削，形成与表面(1a)和背面(1b)正交的外周端面(1c)。通过对背面(1b)进行磨削，从而使半导体衬底(1)的厚度变薄到规定的厚度。在使磨削了的背面朝向上方的状态下，通过一边使半导体衬底(1)旋转一边在背面上喷出混合酸，从而在背面实施蚀刻处理除去破碎层。由此，抑制半导体衬底的出缺口、破裂。
-
公开(公告)号：CN114284336B
公开(公告)日：2025-03-04
申请号：CN202111113515.9
申请日：2021-09-23
Applicant: 三菱电机株式会社
Abstract: 提供抑制了反向偏置安全动作区域的降低的半导体装置。晶体管二极管形成于共通的半导体基板，半导体基板具有晶体管区域二极管区域、将晶体管区域及二极管区域包围的外周区域，晶体管区域由条状的多个栅极电极区分为多个晶体管单位单元区域，二极管区域由多个栅极电极区分为多个二极管单位单元区域，多个晶体管单位单元区域具有在半导体基板的第1主面侧设置的第1导电型的第3半导体层、在第3半导体层的上层部选择性地设置的第2导电型的第4半导体层及第5半导体层，第5半导体层设置为，与在外周区域设置的第1导电型的杂质层接触或侵入至杂质层内。
-
公开(公告)号：CN113764520B
公开(公告)日：2024-11-22
申请号：CN202110591432.4
申请日：2021-05-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/861 , H01L29/45 , H01L29/47 , H01L21/331
Abstract: 提供提高了半导体基板的背面侧的设计自由度的半导体装置。半导体装置在共通的半导体基板形成有晶体管和二极管，其中，半导体基板具有：晶体管区域，其形成有晶体管；以及二极管区域，其形成有二极管，晶体管区域的第2主面侧的第1电极、二极管区域的第2主面侧的第2电极由不同的材料构成。
-
公开(公告)号：CN116031257A
公开(公告)日：2023-04-28
申请号：CN202211295518.3
申请日：2022-10-21
Applicant: 三菱电机株式会社
IPC: H01L27/06 , H01L29/417 , H01L29/45 , H01L21/8222
Abstract: 涉及半导体装置及半导体装置的制造方法。目的在于提供能够减小芯片尺寸的技术。半导体装置具有第一电极和第二电极。第一电极与集电极层、阴极层的集电极层侧的第一部分连接。第二电极与阴极层的除了第一部分的第二部分连接。第一电极的功函数大于第二电极的功函数，第一电极及第二电极中的一者与半导体基板在半导体基板的厚度方向上夹着第一电极及第二电极中的另一者。
-
公开(公告)号：CN102194688A
公开(公告)日：2011-09-21
申请号：CN201110001689.6
申请日：2011-01-06
Applicant: 三菱电机株式会社
IPC: H01L21/3105 , H01L21/314 , H01L21/762 , H01L29/06 , H01L29/78
CPC classification number: H01L29/063 , H01L29/0615 , H01L29/0661 , H01L29/8611 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。
-
Patent Agency Ranking
公开(公告)号：CN102148235A
公开(公告)日：2011-08-10
申请号：CN201010530648.1
申请日：2010-10-29
Applicant: 三菱电机株式会社
Inventor： 本田成人
IPC: H01L29/40 , H01L29/06 , H01L29/861
CPC classification number: H01L29/861 , H01L29/402 , H01L29/417 , H01L29/51
Abstract: 本发明涉及半导体装置。存在该场板下的绝缘膜成为晶片工艺时的台阶差的问题。本发明的半导体装置具备在作为第一导电型的半导体衬底的n型半导体衬底(1)上选择性地形成的作为无机氧化膜的低相对介电常数氧化膜(9)以及在n型半导体衬底(1)上夹持低相对介电常数氧化膜(9)所形成的作为电极层的阳极电极(5)以及阳极电极(6)，低相对介电常数氧化膜(9)掺杂有使相对介电常数降低的元素。
-
公开(公告)号：CN117594446A
公开(公告)日：2024-02-23
申请号：CN202310976646.2
申请日：2023-08-04
Applicant: 三菱电机株式会社
IPC: H01L21/336 , H01L29/78 , H01L29/16
Abstract: 提供能够降低电荷不平衡的碳化硅半导体装置的制造方法。具有：工序(a)，在n型的碳化硅半导体基板之上通过外延生长形成n型的漂移层；工序(b)，对漂移层的杂质浓度进行测定；工序(c)，在漂移层之上形成具有周期性地设置的多个第1开口部的离子注入掩模；工序(d)，经由多个第1开口部对p型的杂质离子进行注入，在漂移层中形成多个p型的第2支柱区域，将第2支柱区域间的漂移层作为n型的第1支柱区域；工序(e)，在漂移层之上通过外延生长形成n型的外延层；以及工序(f)，在外延层中形成多个晶体管的单位单元，工序(d)包含以与工序(b)中的测定结果具有正相关关系的方式对离子注入量进行前馈控制的工序。
-
公开(公告)号：CN116613203A
公开(公告)日：2023-08-18
申请号：CN202310096694.2
申请日：2023-02-10
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L21/331 , H01L29/10 , H01L29/08 , H01L29/36
Abstract: 涉及半导体装置以及半导体装置的制造方法。抑制RC‑IGBT的恢复损耗的增加。关于半导体装置，IGBT区域具有漂移层的表层的第2导电型的基极层，二极管区域具有漂移层的表层的第2导电型的阳极层，终端区域具有漂移层的表层的第2导电型的阱层，沿漂移层的上表面的方向上的基极层的杂质浓度的分布以及阳极层的杂质浓度的分布周期性地变动，基极层的杂质浓度的分布与阳极层的杂质浓度的分布不同。
-
公开(公告)号：CN109817697B
公开(公告)日：2022-05-10
申请号：CN201811367746.0
申请日：2018-11-16
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于提供能够兼顾恢复损耗(EREC)及反向恢复电流(Irr)的降低和在导线键合时产生的裂纹的影响的抑制的半导体装置及其制造方法。本发明涉及的半导体装置具有：n型半导体衬底(1)；p型阳极层，其设置于n型半导体衬底(1)的表面；阳极电极(4)，其设置于p型阳极层之上；以及导线(8)，其与阳极电极(4)连接，p型阳极层包含p+型阳极层(3)和p－型阳极层(2)，该p+型阳极层(3)包含导线(8)的连接位置正下方，该p－型阳极层(2)不包含连接位置正下方，p+型阳极层(3)的杂质浓度与p－型阳极层(2)的杂质浓度相比为高浓度。
-
公开(公告)号：CN114188394A
公开(公告)日：2022-03-15
申请号：CN202111059571.9
申请日：2021-09-09
Applicant: 三菱电机株式会社
IPC: H01L29/06 , H01L27/06 , H01L29/739 , H01L29/861 , H01L21/8248 , H01L21/331 , H01L21/329
Abstract: 目的在于，提供改善了二极管动作时的恢复损耗和正向电压降之间的权衡关系的反向导通IGBT。第1复合区域至少设置于第6半导体层中的第7半导体层的第2主面侧且与第7半导体层在俯视观察时重叠的区域。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.037 seconds)
