-
公开(公告)号：CN102194688B
公开(公告)日：2013-11-20
申请号：CN201110001689.6
申请日：2011-01-06
Applicant: 三菱电机株式会社
IPC: H01L21/3105 , H01L21/314 , H01L21/762 , H01L29/06 , H01L29/78
CPC classification number: H01L29/063 , H01L29/0615 , H01L29/0661 , H01L29/8611 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供能在不产生绝缘膜厚度的偏差或衬底损伤的情况下形成在半导体衬底中埋入绝缘膜的RESURF结构的功率用半导体装置的制造方法和用该方法制造的功率用半导体装置。本发明的制造方法具有：工序（a），在半导体衬底（6）上形成硅氮化膜（7）；工序（b），在工序（a）后，沿半导体衬底（6）的边缘部形成环状的沟槽（2）；工序（c），在沟槽（2）的内表面形成第一硅氧化膜（10）；工序（d），在工序（c）后，在半导体衬底（6）的整个面形成第二硅氧化膜（13）以掩埋沟槽（2）；工序（e），以硅氮化膜（7）为阻挡层进行第二硅氧化膜（13）的平坦化处理；工序（f），在除去硅氮化膜（7）的区域形成第三硅氧化膜（14）。
-
公开(公告)号：CN102013391B
公开(公告)日：2013-09-18
申请号：CN201010277983.5
申请日：2010-09-08
Applicant: 三菱电机株式会社
CPC classification number: H01L21/3083 , H01L21/304 , H01L21/6835 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2924/0002 , H01L2924/30105 , H01L2924/00
Abstract: 在半导体衬底(1)的表面(1a)中，残留有从外周端部朝向内侧、具有规定的宽度并沿着外周端部延伸的钝化膜(3)。通过对半导体衬底(1)的外周端部进行磨削，形成与表面(1a)和背面(1b)正交的外周端面(1c)。通过对背面(1b)进行磨削，从而使半导体衬底(1)的厚度变薄到规定的厚度。在使磨削了的背面朝向上方的状态下，通过一边使半导体衬底(1)旋转一边在背面上喷出混合酸，从而在背面实施蚀刻处理除去破碎层。由此，抑制半导体衬底的出缺口、破裂。
-
公开(公告)号：CN117134631A
公开(公告)日：2023-11-28
申请号：CN202310569192.7
申请日：2023-05-19
Applicant: 三菱电机株式会社
Abstract: 本发明涉及半导体装置，目的在于提供不使控制电路及控制方法变得复杂就能够减小通断损耗的半导体装置。本发明的半导体装置构成为具有：第1栅极电极；第2栅极电极，其与第1栅极电极并联连接；控制电路，其与第1栅极电极及第2栅极电极连接，对栅极电压进行控制；以及线圈，其连接于第2栅极电极和控制电路之间。
-
公开(公告)号：CN114512439A
公开(公告)日：2022-05-17
申请号：CN202111332602.3
申请日：2021-11-11
Applicant: 三菱电机株式会社
IPC: H01L21/762 , H01L25/11 , H01L29/739 , H01L29/861
Abstract: 本发明的目的在于提供半导体装置，其适于低成本化，不使RBSOA等的破坏耐量降低，能够降低FWD动作时的恢复损耗。具有：FWD区域，其形成于基板，在该基板的上表面侧具有p型阳极区域、p型杂质浓度比该p型阳极区域高的第一p型接触区域、第一沟槽；IGBT区域，其形成于该基板，在俯视观察时隔着边界区域将该FWD区域包围，在该基板的上表面侧具有n型发射极区域、第二p型接触区域、第二沟槽；以及外周区域，其在俯视观察时将该FWD区域、该边界区域和该IGBT区域包围，该第一沟槽在俯视观察时沿该FWD区域的外缘形成为环状，该第二沟槽在俯视观察时沿该边界区域的外缘形成为环状，在该边界区域的上表面侧仅具有p型区域。
-
公开(公告)号：CN114284337A
公开(公告)日：2022-04-05
申请号：CN202111128107.0
申请日：2021-09-26
Applicant: 三菱电机株式会社
Abstract: 提供进一步降低了FWD动作时的恢复损耗的半导体装置。晶体管和二极管形成于共通的半导体基板，半导体基板具有晶体管区域和将它们包围的外周区域，晶体管区域被多个条状的栅极电极划分为形成沟道的多个沟道区域和不形成沟道的多个非沟道区域，多个非沟道区域具有第1半导体层、第2半导体层、第3半导体层、第5半导体层、第1电极和第2电极，第3半导体层以及第5半导体层经由接触孔而与第2电极电连接，第5半导体层以不与第1导电型的杂质层接触的方式而选择性地设置，该第1导电型的杂质层设置于外周区域而对与单元区域之间的边界进行限定。
-
Patent Agency Ranking
公开(公告)号：CN114284336A
公开(公告)日：2022-04-05
申请号：CN202111113515.9
申请日：2021-09-23
Applicant: 三菱电机株式会社
Abstract: 提供抑制了反向偏置安全动作区域的降低的半导体装置。晶体管二极管形成于共通的半导体基板，半导体基板具有晶体管区域二极管区域、将晶体管区域及二极管区域包围的外周区域，晶体管区域由条状的多个栅极电极区分为多个晶体管单位单元区域，二极管区域由多个栅极电极区分为多个二极管单位单元区域，多个晶体管单位单元区域具有在半导体基板的第1主面侧设置的第1导电型的第3半导体层、在第3半导体层的上层部选择性地设置的第2导电型的第4半导体层及第5半导体层，第5半导体层设置为，与在外周区域设置的第1导电型的杂质层接触或侵入至杂质层内。
-
公开(公告)号：CN113764520A
公开(公告)日：2021-12-07
申请号：CN202110591432.4
申请日：2021-05-28
Applicant: 三菱电机株式会社
IPC: H01L29/739 , H01L29/861 , H01L29/45 , H01L29/47 , H01L21/331
Abstract: 提供提高了半导体基板的背面侧的设计自由度的半导体装置。半导体装置在共通的半导体基板形成有晶体管和二极管，其中，半导体基板具有：晶体管区域，其形成有晶体管；以及二极管区域，其形成有二极管，晶体管区域的第2主面侧的第1电极、二极管区域的第2主面侧的第2电极由不同的材料构成。
-
公开(公告)号：CN109817697A
公开(公告)日：2019-05-28
申请号：CN201811367746.0
申请日：2018-11-16
Applicant: 三菱电机株式会社
Abstract: 本发明的目的在于提供能够兼顾恢复损耗(EREC)及反向恢复电流(Irr)的降低和在导线键合时产生的裂纹的影响的抑制的半导体装置及其制造方法。本发明涉及的半导体装置具有：n型半导体衬底(1)；p型阳极层，其设置于n型半导体衬底(1)的表面；阳极电极(4)，其设置于p型阳极层之上；以及导线(8)，其与阳极电极(4)连接，p型阳极层包含p+型阳极层(3)和p－型阳极层(2)，该p+型阳极层(3)包含导线(8)的连接位置正下方，该p－型阳极层(2)不包含连接位置正下方，p+型阳极层(3)的杂质浓度与p－型阳极层(2)的杂质浓度相比为高浓度。
-
公开(公告)号：CN102610634B
公开(公告)日：2015-07-15
申请号：CN201210018534.8
申请日：2012-01-20
Applicant: 三菱电机株式会社
Inventor： 本田成人
IPC: H01L29/36 , H01L29/739 , H01L21/331
CPC classification number: H01L29/7395 , H01L29/0834 , H01L29/36
Abstract: 本发明的目的在于提供一种半导体装置和半导体装置的制造方法，能够降低集电极层的载流子浓度峰值位置的载流子浓度，并且，该载流子浓度不容易受到制造环境气氛所引起的污染的影响。本申请发明的半导体装置的特征在于，具有：半导体基板，该半导体基板具有载流子浓度最大的载流子浓度峰值位置位于从表面离开1μm以上的位置的集电极层；集电极电极，以与该集电极层的表面接触的方式形成。
-
公开(公告)号：CN102044565A
公开(公告)日：2011-05-04
申请号：CN201010267828.5
申请日：2010-08-30
Applicant: 三菱电机株式会社
CPC classification number: H01L29/7813 , H01L29/0696 , H01L29/1095 , H01L29/41766 , H01L29/66727 , H01L29/66734 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种具有沟槽栅极结构和沟槽式接触结构的半导体装置，能实现低导通电阻的同时，使单元的尺寸极小。本发明的半导体装置具有：基极层(3)，具有第一导电型；源极层(4)，形成在基极层(3)上，具有第二导电型；绝缘膜(5)，形成在源极层(4)上。还具有：多个栅极结构(GT)，贯通基极层(4)；多个导电部(8)，贯通绝缘膜(5)及源极层(4)，与源极层(4)及基极层(3)电连接。另外，栅极结构(GT)在俯视图中形成为条纹状。另外，导电部(8)与基极层(3)连接的部分在俯视图中为条纹状，形成在栅极结构(GT)间。进而，栅极结构(GT)和导电部(8)间的源极层(4)和基极层(3)接触的部分的尺寸为0.36μm以上。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.043 seconds)
