公开(公告)号：CN111162073B

公开(公告)日：2023-04-14

申请号：CN201911059877.7

申请日：2019-11-01

Applicant: 三菱电机株式会社

Inventor： 石桥和也 ,  楢崎敦司 ,  香川泰宏 ,  田口健介

IPC: H01L27/04 ,  H01L29/06 ,  H01L29/423

Abstract: 涉及碳化硅半导体装置及电力转换装置。提供能够对由碳化硅晶体的堆叠缺陷引起的装置性能的劣化进行抑制的半导体装置。漂移层(21)具有第1导电型。阱区域(22)具有第2导电型。源极区域(23)设置于阱区域(22)之上，具有第1导电型。阱接触区域(24)与阱区域(22)接触，阱接触区域(24)具有第2导电型，具有比阱区域(22)的第2面处的杂质浓度高的第2面处的杂质浓度。栅极电极(42)设置于栅极绝缘膜(41)之上。肖特基电极(51)与漂移层(21)接触。源极欧姆电极(52)与源极区域(23)接触。电阻体(53)与阱接触区域(24)接触，电阻体(53)具有比源极欧姆电极(52)高的每单位面积的电阻。

公开(公告)号：CN101887884A

公开(公告)日：2010-11-17

申请号：CN201010134779.8

申请日：2010-03-15

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  楢崎敦司 ,  藤井亮一

IPC: H01L23/62

CPC classification number: H01L29/0619 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种使用了保护环的半导体装置，在其中设置有：包围pn结区域(8)的p型保护环区域(7)；覆盖p型保护环区域(7)的绝缘膜(9)；通过设置在绝缘膜(9)的接触孔(10)与p型保护环区域(7)电连接的导电膜(11)；以及覆盖绝缘膜(9)和导电膜(11)的半绝缘膜(12)。进而，导电膜(11)断续地配置。由此，即使异物等附着在导电膜(11)的表面，也能够确保所希望的耐压特性。

公开(公告)号：CN109244133A

公开(公告)日：2019-01-18

申请号：CN201810722266.5

申请日：2018-06-29

Applicant: 三菱电机株式会社

Inventor： 香川泰宏 ,  楢崎敦司 ,  福井裕 ,  菅原胜俊

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/16 ,  H01L29/423 ,  H02M1/00 ,  H02M7/00

Abstract: 得到能够防止可靠性降低的碳化硅半导体装置及其制造方法以及电力变换装置。在第1导电型的碳化硅半导体层(2)的上表面设置有栅极沟槽(6)和保护沟槽(7)。第2导电型的保护扩散层(10)在碳化硅半导体层(2)设置于比栅极电极(9)深的位置。层间绝缘膜(11)将栅极电极(9)的表面覆盖，具有单元开口(12)。源极电极(15)经过单元开口(12)而与源极区域(5)电连接，经过保护沟槽(7)而与保护扩散层(10)电连接。镀敷膜(17)设置在源极电极(15)之上。在保护沟槽(7)的上方，在源极电极(15)的上表面形成有凹部(16)。凹部(16)的垂直方向的深度小于或等于凹部(16)的水平方向的宽度的一半。

公开(公告)号：CN102810486A

公开(公告)日：2012-12-05

申请号：CN201210175363.X

申请日：2012-05-31

Applicant: 三菱电机株式会社

Inventor： 铃木裕一郎 ,  楢崎敦司 ,  寺崎芳明

IPC: H01L21/56 ,  H01L21/336

CPC classification number: H01L29/0847 ,  H01L22/12 ,  H01L22/20 ,  H01L23/3107 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/49 ,  H01L24/73 ,  H01L29/0834 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397 ,  H01L2224/29101 ,  H01L2224/29339 ,  H01L2224/32245 ,  H01L2224/45124 ,  H01L2224/45147 ,  H01L2224/48247 ,  H01L2224/4847 ,  H01L2224/4911 ,  H01L2224/73265 ,  H01L2924/01015 ,  H01L2924/01047 ,  H01L2924/0781 ,  H01L2924/12036 ,  H01L2924/1305 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/014 ,  H01L2924/00

Abstract: 本发明得到一种能够使密封后的半导体芯片的耐压以及漏电流的面内分布均匀的半导体装置的制造方法。求取密封后的半导体芯片的耐压以及漏电流的面内分布变得均匀的密封前的半导体芯片的PN结部的杂质浓度的面内分布。在半导体芯片的背面侧形成具有该求取出的杂质浓度的面内分布的PN结部。在形成了该PN结部之后，用树脂对半导体芯片进行密封。

公开(公告)号：CN101887884B

公开(公告)日：2012-08-15

申请号：CN201010134779.8

申请日：2010-03-15

Applicant: 三菱电机株式会社

Inventor： 樽井阳一郎 ,  楢崎敦司 ,  藤井亮一

IPC: H01L23/62

CPC classification number: H01L29/0619 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/408 ,  H01L29/7811 ,  H01L29/8611 ,  H01L29/872 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种使用了保护环的半导体装置，在其中设置有：包围pn结区域(8)的p型保护环区域(7)；覆盖p型保护环区域(7)的绝缘膜(9)；通过设置在绝缘膜(9)的接触孔(10)与p型保护环区域(7)电连接的导电膜(11)；以及覆盖绝缘膜(9)和导电膜(11)的半绝缘膜(12)。进而，导电膜(11)断续地配置。由此，即使异物等附着在导电膜(11)的表面，也能够确保所希望的耐压特性。

公开(公告)号：CN101388406B

公开(公告)日：2011-07-06

申请号：CN200810090705.1

申请日：2008-03-31

Applicant: 三菱电机株式会社

Inventor： 羽鸟宪司 ,  楢崎敦司

IPC: H01L29/739 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/66333 ,  H01L29/7395 ,  H01L29/7816

Abstract: 提供可维持较低的导通电压并谋求高速化的半导体装置。半导体装置(10a)具有：具有主表面(12)的半导体衬底(11)；半导体元件，具有形成在所述半导体衬底(11)上的绝缘栅型场效应部。半导体元件包括n-区域(101)、n型源极区域(103)、p型基极区域(105)、n+区域(107)以及栅电极(113)。n-区域(101)以及n型源极区域(103)形成在主表面(12)上。p型基极区域(105)以与n型源极区域(103)邻接的方式形成在主表面(12)上。n+区域(107)以与p型基极区域(105)邻接、且夹持p型基极区域(105)而与n型源极区域(103)面对的方式形成在主表面(12)上，并且，具有比n-区域(101)高的杂质浓度。n-区域在主表面(12)上以与p型基极区域(105)以及n+区域(107)邻接的方式形成。

公开(公告)号：CN102044565A

公开(公告)日：2011-05-04

申请号：CN201010267828.5

申请日：2010-08-30

Applicant: 三菱电机株式会社

Inventor： 中田和成 ,  楢崎敦司 ,  本田成人 ,  本并薰

IPC: H01L29/78 ,  H01L29/10

CPC classification number: H01L29/7813 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66727 ,  H01L29/66734 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有沟槽栅极结构和沟槽式接触结构的半导体装置，能实现低导通电阻的同时，使单元的尺寸极小。本发明的半导体装置具有：基极层(3)，具有第一导电型；源极层(4)，形成在基极层(3)上，具有第二导电型；绝缘膜(5)，形成在源极层(4)上。还具有：多个栅极结构(GT)，贯通基极层(4)；多个导电部(8)，贯通绝缘膜(5)及源极层(4)，与源极层(4)及基极层(3)电连接。另外，栅极结构(GT)在俯视图中形成为条纹状。另外，导电部(8)与基极层(3)连接的部分在俯视图中为条纹状，形成在栅极结构(GT)间。进而，栅极结构(GT)和导电部(8)间的源极层(4)和基极层(3)接触的部分的尺寸为0.36μm以上。

公开(公告)号：CN102013391A

公开(公告)日：2011-04-13

申请号：CN201010277983.5

申请日：2010-09-08

Applicant: 三菱电机株式会社

Inventor： 中田和成 ,  本并薰 ,  楢崎敦司 ,  小野山步 ,  本田成人 ,  藤井亮一 ,  平田智也

IPC: H01L21/00 ,  H01L21/31

CPC classification number: H01L21/3083 ,  H01L21/304 ,  H01L21/6835 ,  H01L21/6836 ,  H01L2221/68327 ,  H01L2221/6834 ,  H01L2924/0002 ,  H01L2924/30105 ,  H01L2924/00

Abstract: 在半导体衬底(1)的表面(1a)中，残留有从外周端部朝向内侧、具有规定的宽度并沿着外周端部延伸的钝化膜(3)。通过对半导体衬底(1)的外周端部进行磨削，形成与表面(1a)和背面(1b)正交的外周端面(1c)。通过对背面(1b)进行磨削，从而使半导体衬底(1)的厚度变薄到规定的厚度。在使磨削了的背面朝向上方的状态下，通过一边使半导体衬底(1)旋转一边在背面上喷出混合酸，从而在背面实施蚀刻处理除去破碎层。由此，抑制半导体衬底的出缺口、破裂。

公开(公告)号：CN101345255B

公开(公告)日：2010-08-11

申请号：CN200810074210.X

申请日：2008-02-13

Applicant: 三菱电机株式会社

Inventor： 久本好明 ,  楢崎敦司 ,  上村仁

IPC: H01L29/739 ,  H01L21/331

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0834 ,  H01L29/402

Abstract: 本发明涉及抑制开光特性的恶化或者寄生可控硅的动作开始并且具有集电极和集电极的接触良好的欧姆特性的功率用半导体装置以及制造方法，其目的在于提供一种改善了短路容量等的特性的功率用半导体装置以及制造方法。具有：第一导电型的发射极区域；与所述发射极区域接触的第二导电型的基极区域；与所述基极区域基础的第一导电型的耐压维持区域；与所述耐压维持区域接触的第二导电型的集电极区域；与所述集电极区域接触地配置的作为电极的集电极。并且，该集电极区域的与电场缓和区域重叠的区域和与有源区域重叠的区域都具有第二导电型的掺杂剂，在与该电场缓和区域重叠的区域具有第二导电型载流子的载流子密度比与该有源区域重叠的区域低的区域。

公开(公告)号：CN107431087B

公开(公告)日：2020-12-11

申请号：CN201580077781.7

申请日：2015-03-13

Applicant: 三菱电机株式会社

Inventor： 铃木健司 ,  楢崎敦司 ,  上马场龙 ,  深田祐介 ,  中村胜光

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78 ,  H01L29/861 ,  H01L29/868

Abstract: 在n型硅衬底(1)的表面形成有p型基极层(2)。在n型硅衬底(1)的背面形成有第一及第二n+型缓冲层(8、9)。第一n+型缓冲层(8)是通过加速电压不同的多次质子注入形成的，具有从n型硅衬底(1)的背面算起的深度不同的多个峰值浓度。第二n+型缓冲层(9)是通过磷注入形成的。从n型硅衬底(1)的背面算起，磷的峰值浓度的位置比质子的峰值浓度的位置浅。磷的峰值浓度比质子的峰值浓度高。在质子的峰值浓度的位置处，质子的浓度比磷的浓度高。