-
公开(公告)号:CN102160183B
公开(公告)日:2014-08-06
申请号:CN200980136174.8
申请日:2009-09-01
Applicant: 夏普株式会社
IPC: H01L29/786 , C23C16/24 , G02F1/1345 , G02F1/1368
CPC classification number: H01L27/12 , G02F1/136204 , H01L27/1225
Abstract: 二极管(201)具备:栅极电极(2);在栅极电极(2)上形成的栅极绝缘层(5);在栅极绝缘层(5)上形成的具有第1区域(6a)、第2区域(7b)的至少1个半导体层(6、7);在第1区域(6a)上设置的与第1区域(6a)和栅极电极(2)电连接的第1电极(10);以及在第2区域(7b)上设置的与第2区域(7b)电连接的第2电极(12),至少1个半导体层(6、7)具有隔着栅极绝缘层(5)与栅极电极(2)重叠的沟道区域(6c)和与栅极电极(2)不重叠的电阻区域(7d),在二极管(201)的导通状态下,在第1电极(10)和第2电极(12)之间形成包含沟道区域(6c)和电阻区域(7d)的电流路径。
-
公开(公告)号:CN102160183A
公开(公告)日:2011-08-17
申请号:CN200980136174.8
申请日:2009-09-01
Applicant: 夏普株式会社
IPC: H01L29/786 , C23C16/24 , G02F1/1345 , G02F1/1368
CPC classification number: H01L27/12 , G02F1/136204 , H01L27/1225
Abstract: 二极管(201)具备:栅极电极(2);在栅极电极(2)上形成的栅极绝缘层(5);在栅极绝缘层(5)上形成的具有第1区域(6a)、第2区域(7b)的至少1个半导体层(6、7);在第1区域(6a)上设置的与第1区域(6a)和栅极电极(2)电连接的第1电极(10);以及在第2区域(7b)上设置的与第2区域(7b)电连接的第2电极(12),至少1个半导体层(6、7)具有隔着栅极绝缘层(5)与栅极电极(2)重叠的沟道区域(6c)和与栅极电极(2)不重叠的电阻区域(7d),在二极管(201)的导通状态下,在第1电极(10)和第2电极(12)之间形成包含沟道区域(6c)和电阻区域(7d)的电流路径。
-
公开(公告)号:CN108713225B
公开(公告)日:2021-04-13
申请号:CN201780014805.3
申请日:2017-02-27
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/1368 , G09F9/30 , G09G3/20 , H01L29/786
Abstract: 有源矩阵基板具备包含多级移位寄存器(240)的栅极驱动器,移位寄存器分别具有:多个氧化物半导体TFT;第1输入端子,其接收置位信号;第2输入端子,其接收时钟信号CK;第3输入端子,其接收清除信号CLR;以及输出端子,其向多个栅极总线中的1个栅极总线输出栅极输出信号,时钟信号和清除信号的高电平侧的电位相同,并且,时钟信号和清除信号的低电平侧的电位也相同,多个氧化物半导体TFT包含具有背栅结构的第1TFT(101),第1TFT(101)的主栅极电极连接于第3输入端子或负侧电源电压VSS,背栅极电极的电位被设定为正侧电源电压VDD或接地电位。
-
公开(公告)号:CN103348038B
公开(公告)日:2015-05-20
申请号:CN201280008196.8
申请日:2012-02-02
Applicant: 夏普株式会社
Inventor: 吉田德生
IPC: C23C14/34
CPC classification number: C23C14/352 , C23C14/08 , C23C14/54 , H01J37/3408 , H01J37/3444 , H01J37/3464
Abstract: 磁控溅射装置中,按每一组对第一靶和第二靶连接交流电源,并该磁控溅射装置具备控制部,该控制部控制从在彼此相邻的组中与第一靶和第二靶连接的交流电源分别输出的各电压的相位差。
-
公开(公告)号:CN102906804B
公开(公告)日:2014-03-12
申请号:CN201180024993.0
申请日:2011-02-14
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , H01L29/786
CPC classification number: H01L27/127 , G02F1/136213 , G02F1/136286 , H01L27/1225 , H01L27/124 , H01L27/1255 , H01L27/1262
Abstract: 各TFT(5a)包括:设置在基板(10)的栅极电极(11a);以覆盖栅极电极(11a)的方式设置的栅极绝缘膜(12);在栅极绝缘膜(12)上以与栅极电极(11a)重叠的方式设置有沟道区域(C)的、包括氧化物半导体的半导体层(13a);和在半导体层(13a)上以隔着沟道区域(C)相互分离的方式设置的源极电极(15aa)和漏极电极(15b),各辅助电容(6a)包括:与栅极电极(11a)在相同层利用相同材料设置的电容线(11b);以覆盖电容线(11b)的方式设置的栅极绝缘膜(12);以在栅极绝缘膜(12)上与电容线(11b)重叠的方式使用氧化物半导体设置的电容中间层(13c);和在电容中间层(13c)上设置的电容电极(15b),电容中间层(13c)具有导电性。
-
公开(公告)号:CN101563643A
公开(公告)日:2009-10-21
申请号:CN200780045827.2
申请日:2007-11-12
Applicant: 夏普株式会社
Inventor: 吉田德生
IPC: G02F1/13 , G02F1/1333 , G02F1/1339
CPC classification number: G02F1/1341 , G02F1/1303 , G02F1/133305 , G02F2001/133354 , Y10T156/1043
Abstract: 本发明公开了一种显示面板的制造装置、制造方法及用该制造方法制作的显示面板。该制造装置是使分别至少沿长度方向界定有多个显示区域的一对薄膜基板(1)及(2)夹着为一薄膜基板(1)的各个显示区域的每一个显示区域设置的密封材且沿着长度方向连续地贴合起来的显示面板制造装置(30a),包括第一处理部(10a)和第二处理部(20a)。该第一处理部将两个基板(1)及(2)以使该两个基板的各个显示区域彼此重叠的方式贴合起来,形成贴合体(5)。该第二处理部具有构成为将在该第一处理部形成的贴合体(5)吸附在周壁上的成形辊(25a),在将该贴合体吸附在该成形辊的周壁上的状态下使密封材固化,使该贴合体沿着所述成形辊的周壁成形为曲面状。
-
公开(公告)号:CN101427292A
公开(公告)日:2009-05-06
申请号:CN200780013880.4
申请日:2007-01-30
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1339
CPC classification number: G02F1/1339 , G02F1/13392 , G02F2001/133388
Abstract: 在一对基板之一上,显示区域的外侧,形成了多列由沿着显示区域的外缘按照所规定的间隔设置成一列的多个间隙控制材形成的间隙控制材列,各间隙控制材,形成为沿着显示区域的外缘延伸的细长状。在各间隙控制材列中相邻的间隙控制材的间隔,作为短缝隙部形成为部间隙控制材的长方向长,多列间隙控制材列的整体,由一对基板间的密封部件覆盖。
-
公开(公告)号:CN111095392B
公开(公告)日:2022-04-19
申请号:CN201780094564.8
申请日:2017-09-29
Applicant: 夏普株式会社
Inventor: 吉田德生
IPC: G09G3/3233 , G09G3/20
Abstract: 本申请提供在显示图像时能够以较少的耗电量对驱动晶体管进行驱动的显示装置及其驱动方法。有机EL显示装置在具有双栅极构造的驱动晶体管(M1)的底栅电极(2)施加用于使驱动晶体管(M1)开/关的电压,与数据信号对应的数据电压(Vdata)作为背栅电压(Vbg)而向顶栅电极(6)施加。由此,与将数据电压施加于底栅电极(2)的情况相比,使电压值的变动幅度变小。
-
公开(公告)号:CN108713225A
公开(公告)日:2018-10-26
申请号:CN201780014805.3
申请日:2017-02-27
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/1368 , G09F9/30 , G09G3/20 , H01L29/786
CPC classification number: G02F1/1368 , G09F9/30 , G09G3/20 , G09G3/36 , H01L29/786
Abstract: 有源矩阵基板具备包含多级移位寄存器(240)的栅极驱动器,移位寄存器分别具有:多个氧化物半导体TFT;第1输入端子,其接收置位信号;第2输入端子,其接收时钟信号CK;第3输入端子,其接收清除信号CLR;以及输出端子,其向多个栅极总线中的1个栅极总线输出栅极输出信号,时钟信号和清除信号的高电平侧的电位相同,并且,时钟信号和清除信号的低电平侧的电位也相同,多个氧化物半导体TFT包含具有背栅结构的第1TFT(101),第1TFT(101)的主栅极电极连接于第3输入端子或负侧电源电压VSS,背栅极电极的电位被设定为正侧电源电压VDD或接地电位。
-
公开(公告)号:CN102893315B
公开(公告)日:2014-01-22
申请号:CN201180022972.5
申请日:2011-02-14
Applicant: 夏普株式会社
IPC: G02F1/1368 , G02F1/1345 , H01L27/12 , H01L21/28 , H01L29/786
CPC classification number: H01L27/124 , G02F1/13458 , G02F1/136286 , G02F2001/13629 , G02F2001/136295 , H01L27/1214 , H01L27/1225 , H01L27/1244
Abstract: 一种有源矩阵基板(20a),包括:呈矩阵状设置的多个像素电极(18a);和多个TFT(5),该多个TFT(5)与各像素电极(18a)分别连接且包括设置于绝缘基板(10a)的栅极电极(11a)、以覆盖栅极电极(11a)的方式设置的栅极绝缘膜(12a)、在栅极绝缘膜(12a)上以与栅极电极(11a)重叠的方式设置有沟道区域(C)的半导体层(16a)、和在栅极绝缘膜(12a)上以隔着半导体层(16a)的沟道区域(C)彼此分离的方式利用铜或铜合金设置的源极电极(15aa)和漏极电极(15b),半导体层(16a)利用氧化物半导体以覆盖源极电极(15aa)和漏极电极(15b)的方式设置。
-
-
-
-
-
-
-
-
-