-
公开(公告)号：CN116490963A
公开(公告)日：2023-07-25
申请号：CN202180072290.9
申请日：2021-09-22
Applicant: 应用材料公司
Inventor： Z·J·叶 , D·R·B·拉吉 , R·豪莱德 , A·凯什里 , S·G·卡马斯 , D·A·迪兹尔诺 , J·C·罗查-阿尔瓦雷斯 , S·斯里瓦斯塔瓦 , K·R·恩斯洛 , 韩新海 , D·帕德希 , E·P·哈蒙德
IPC: H01L21/67
Abstract: 示例性半导体处理系统可包括处理腔室及至少部分设置在处理腔室内的静电吸盘。静电吸盘可包括至少一个电极和加热器。一种半导体处理系统可包括电源，向电极提供信号来提供静电力，以将基板紧固至静电吸盘。所述系统还可包括滤波器，所述滤波器通信耦合在电源与电极之间。所述滤波器被配置为在维持基板上的静电力的同时移除因操作加热器而引入吸附信号中的噪声。滤波器可包括有源电路系统、无源电路系统或两者，并且可包括调整电路以设置滤波器的增益，使得来自滤波器的输出信号电平对应于用于滤波器的输入信号电平。
-
公开(公告)号：CN107980172B
公开(公告)日：2022-10-14
申请号：CN201680047305.5
申请日：2016-07-20
Applicant: 应用材料公司
Inventor： M·W·蒋 , P·P·杰哈 , 韩新海 , 金柏涵 , 金相赫 , 朱明勋 , 朴亨珍 , 金伦宽 , 孙镇哲 , S·格纳纳威路 , M·G·库尔卡尼 , S·巴录佳 , M·K·莎莱扎 , J·K·福斯特
IPC: H01L27/11582 , H01L21/768 , H01L21/02 , H01L27/11548 , H01L27/11556 , H01L27/11575
Abstract: 本公开的实施例一般涉及一种用于形成介电膜堆栈的改进方法，该介电膜堆栈用于3D NAND结构中的层间电介质(ILD)层。在一个实施例中，该方法包括提供具有栅堆栈沉积于其上的基板，使用第一RF功率及第一处理气体在该栅堆栈的暴露表面上形成第一氧化层，第一处理气体包含TEOS气体与第一含氧气体，及使用第二RF功率与第二处理气体在该第一氧化层上形成第二氧化层，第二处理气体包含硅烷气体与第二含氧气体。
-
公开(公告)号：CN114375486A
公开(公告)日：2022-04-19
申请号：CN202080064017.7
申请日：2020-08-12
Applicant: 应用材料公司
Inventor： S·S·阿迪帕利 , 陈玥 , 蒋志钧 , S·斯里瓦斯塔瓦 , N·S·乔拉普尔 , D·R·B·拉杰 , G·奇可卡诺夫 , Q·马 , A·凯什里 , 韩新海 , G·巴拉苏布拉马尼恩 , D·帕德希
Abstract: 示例性半导体处理腔室可包括喷头。腔室还可包括基板支撑件，基板支撑件的特征在于面向喷头的第一表面。第一表面可经配置以支撑半导体基板。基板支撑件可限定在第一表面内居中的凹穴。凹穴可由外部径向壁所限定，外部径向壁的特征在于，与凹穴内的第一表面相距的高度大于或约为半导体基板的厚度的150％。
-
公开(公告)号：CN113939893A
公开(公告)日：2022-01-14
申请号：CN202080040862.0
申请日：2020-05-29
Applicant: 应用材料公司
Inventor： S·斯里瓦斯塔瓦 , S·S·阿迪帕利 , N·S·乔拉普尔 , D·R·本杰明拉吉 , A·K·班塞尔 , J·C·罗查 , G·E·奇可卡诺夫 , 韩新海 , 尾方正树 , K·恩斯洛 , 王文佼
IPC: H01J37/32 , C23C16/44 , C23C16/455 , C23C16/50
Abstract: 一种用于基板处理腔室的面板包含第一表面和第二表面。第二表面成形为使得第二表面包括峰，并且在第一表面和第二表面之间的距离在面板的整个宽度上变化。面板的第二表面暴露于处理腔室的处理容积。此外，面板可以是处理腔室的盖组件的一部分。盖组件可包括面向面板的第一表面的挡板。在挡板和第一表面之间的距离是恒定的。
-
公开(公告)号：CN111226316A
公开(公告)日：2020-06-02
申请号：CN201880066334.5
申请日：2018-10-10
Applicant: 应用材料公司
IPC: H01L27/11556 , H01L27/11524 , H01L27/11582 , H01L27/1157 , H01L21/768 , H01L21/28
Abstract: 本文所描述的实施方式涉及用于制造半导体器件(诸如存储器器件等等)的方法和材料。在一个实施方式中，存储器层堆叠包括具有不同的蚀刻速率的材料，其中选择性地去除一种材料以在器件结构中形成气隙。在另一个实施方式中，存储器层堆叠的含硅材料被掺杂或制造为硅化物材料。在另一个实施方式中，氮化硅材料用作在存储器层堆叠的含氧化物层和含硅层之间的界面层。
-
Patent Agency Ranking
公开(公告)号：CN105934819B
公开(公告)日：2019-04-26
申请号：CN201580005195.1
申请日：2015-01-06
Applicant: 应用材料公司
IPC: H01L27/11556 , H01L27/11582 , H01L21/02
Abstract: 提供一种用于形成在3D存储器装置中使用的膜层的堆叠的方法。所述方法开始于在沉积反应器的处理腔室中提供基板。然后，将适合于形成电介质层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述基板上形成电介质层。然后，将适合于形成金属层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述电介质层上形成金属层。然后，将适合于形成金属氮化物粘合层的一种或更多种工艺气体供应至所述沉积反应器的处理腔室内，从而在所述金属层上形成金属氮化物粘合层。然后重复此序列以形成期望的层数。
-
公开(公告)号：CN114375486B
公开(公告)日：2024-08-06
申请号：CN202080064017.7
申请日：2020-08-12
Applicant: 应用材料公司
Inventor： S·S·阿迪帕利 , 陈玥 , 蒋志钧 , S·斯里瓦斯塔瓦 , N·S·乔拉普尔 , D·R·B·拉杰 , G·奇可卡诺夫 , Q·马 , A·凯什里 , 韩新海 , G·巴拉苏布拉马尼恩 , D·帕德希
Abstract: 示例性半导体处理腔室可包括喷头。腔室还可包括基板支撑件，基板支撑件的特征在于面向喷头的第一表面。第一表面可经配置以支撑半导体基板。基板支撑件可限定在第一表面内居中的凹穴。凹穴可由外部径向壁所限定，外部径向壁的特征在于，与凹穴内的第一表面相距的高度大于或约为半导体基板的厚度的150％。
-
公开(公告)号：CN111226316B
公开(公告)日：2024-04-02
申请号：CN201880066334.5
申请日：2018-10-10
Applicant: 应用材料公司
Abstract: 本文所描述的实施方式涉及用于制造半导体器件(诸如存储器器件等等)的方法和材料。在一个实施方式中，存储器层堆叠包括具有不同的蚀刻速率的材料，其中选择性地去除一种材料以在器件结构中形成气隙。在另一个实施方式中，存储器层堆叠的含硅材料被掺杂或制造为硅化物材料。在另一个实施方式中，氮化硅材料用作在存储器层堆叠的含氧化物层和含硅层之间的界面层。
-
公开(公告)号：CN110235248B
公开(公告)日：2024-03-26
申请号：CN201880009550.6
申请日：2018-04-20
Applicant: 应用材料公司
IPC: H10B41/27 , H10B41/35 , H10B41/41 , H01L25/065
Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料，以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中，用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中，将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1‑x)膜。在又一个实施例中，使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用，以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.025 seconds)
