形成多个沉积半导体层的堆叠结构的方法

    公开(公告)号:CN110892504B

    公开(公告)日:2023-10-13

    申请号:CN201880045332.8

    申请日:2018-07-03

    Abstract: 本技术的实施方式可包括形成半导体层的堆叠结构的方法。所述方法可包括在基板上沉积第一氧化硅层。所述方法还可包括在第一氧化硅层上沉积第一硅层。所述方法可进一步包括在第一硅层上沉积第一氮化硅层。沉积第一氮化硅层或应力层可包括减小在第一硅层、第一氧化硅层或基板中的至少一个中的应力。另外,所述方法可包括在第一氮化硅层上沉积第二硅层。操作可形成半导体层的堆叠结构,其中所述堆叠结构包括第一氧化硅层、第一硅层、第一氮化硅层和第二硅层。

    用于3D NAND的掺杂氮化硅
    3.
    发明公开

    公开(公告)号:CN116762154A

    公开(公告)日:2023-09-15

    申请号:CN202280012129.7

    申请日:2022-01-04

    Abstract: 形成半导体结构的示例性方法可包括由含硅前驱物和含氧前驱物形成氧化硅层。方法可包括由含硅前驱物、含氮前驱物和含氧前驱物形成氮化硅层。氮化硅层可由大于或约5原子%的氧浓度表征。方法还可包括重复形成氧化硅层和形成氮化硅层以产生氧化硅和氮化硅的交替层的堆叠。

    分析平面内变形
    4.
    发明公开

    公开(公告)号:CN116457925A

    公开(公告)日:2023-07-18

    申请号:CN202180074357.2

    申请日:2021-11-02

    Abstract: 描述了用于产生校正动作的评估图的方法、系统及非暂时性计算机可读介质。一种方法包括接收包含第一组向量的第一向量图,每一向量指示在基板上的多个位置的特定位置的变形。该方法进一步包括通过旋转第一组向量中的每一向量的位置来产生包含第二组向量的第二向量图。该方法进一步包括基于第二组向量中的向量及第一组向量中的对应向量来产生包括第三组向量的第三向量图。该方法进一步包括从第一组向量中的对应向量减去第三组向量的每一向量来产生第四向量图。第四向量图指示第一向量图的平面分量。

    用于3D NAND应用的低介电常数氧化物和低电阻OP堆叠

    公开(公告)号:CN110235248A

    公开(公告)日:2019-09-13

    申请号:CN201880009550.6

    申请日:2018-04-20

    Abstract: 本文所述的实施例大体涉及制造用于存储器器件(诸如NAND器件)的3D存储器单元的氧化物/多晶硅(OP)堆叠的方法。所述方法通常包括在PECVD工艺期间用前驱物处理所述氧化物和/或多晶硅材料,以降低所述氧化物的介电常数并降低所述多晶硅的电阻率。在一个实施例中,用八甲基环四硅氧烷(OMCTS)前驱物处理所述氧化物材料。在另一个实施例中,将锗烷(GeH4)引入PECVD工艺以形成具有掺杂剂的SixGe(1-x)膜。在又一个实施例中,使用等离子体处理工艺来氮化所述OP堆叠的层之间的界面。所述前驱物和等离子体处理可以单独地使用或以任何组合使用,以产生具有低介电常数氧化物和低电阻率多晶硅的OP堆叠。

Patent Agency Ranking