-
公开(公告)号：CN107845572B
公开(公告)日：2021-08-10
申请号：CN201710766255.2
申请日：2017-08-30
Applicant: 朗姆研究公司
Inventor： 阿南德·查德拉什卡 , 玛德乎·桑托什·库玛·穆特亚拉
IPC: H01L21/3065 , H01J37/32
Abstract: 本发明涉及用于蚀刻金属的连续RF等离子体和脉冲RF等离子体。提供了用于使用含氮蚀刻物气体来蚀刻钨和其它金属或含金属膜的方法。该方法包括将膜暴露于连续波(CW)等离子体，并且在蚀刻操作即将结束时切换到脉冲等离子体。脉冲等离子体具有较低的氮自由基浓度，可以减轻氮化对钨表面的影响。在一些实施方式中，在没有成核延迟的情况下执行在蚀刻表面上的后续沉积。还提供了用于执行所述方法的装置。
-
公开(公告)号：CN108461374B
公开(公告)日：2021-06-29
申请号：CN201711372325.2
申请日：2017-12-19
Applicant: 朗姆研究公司
Inventor： 王德琪 , 刘刚 , 阿南德·查德拉什卡 , 杨宗翰 , 约翰·W·格里斯沃尔德
Abstract: 本发明涉及用于远程等离子体处理的室调节。本文描述的方法、系统和装置涉及用于远程等离子体处理的室调节，特别地涉及远程的基于氮的等离子体处理。本公开的某些实现方式涉及用于特征填充的包括室调节的远程等离子体抑制处理。本公开的实施方式涉及在衬底(诸如半导体晶片)的基于氮的远程等离子体处理之前将远程等离子体处理室暴露于氟物质。晶片内均匀性和晶片间均匀性得到改善。
-
公开(公告)号：CN105470194B
公开(公告)日：2019-09-06
申请号：CN201510644832.1
申请日：2015-09-30
Applicant: 朗姆研究公司
IPC: H01L21/768 , H01L21/67
Abstract: 本发明涉及用核化抑制的特征填充，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。使用预抑制和后抑制治疗来调节抑制效应，从而促进使用跨越宽的工艺窗口来抑制特征填充。本文所述的方法可用于填充垂直特征，诸如钨通孔，以及水平特征，诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极和字元线填充、以及使用通硅通孔的3‑D集成。
-
公开(公告)号：CN106169440B
公开(公告)日：2019-07-09
申请号：CN201610332922.1
申请日：2016-05-18
Applicant: 朗姆研究公司
IPC: H01L21/768
CPC classification number: H01L21/28556 , C23C16/0245 , C23C16/04 , C23C16/045 , C23C16/06 , C23C16/505 , C23C16/56 , H01L21/28562 , H01L21/76856 , H01L21/76862 , H01L21/76876 , H01L21/76877 , H01L21/76879 , H01L21/76898 , H01L27/10891 , H01L27/11556 , H01L27/11582
Abstract: 本发明涉及用多阶段核化抑制填充特征，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。方法包括执行多阶段抑制处理，其包括各阶段之间的间隔。在间隔期间，可以使等离子体源功率、衬底偏置功率、或处理气体流量中的一种或多种降低或者使其关闭。本文所述的方法可用于填充垂直特征，如钨通孔，以及水平特征，如垂直NAND(VNANA)字线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字线填充、垂直集成存储栅极和字线填充、以及使用通硅通孔的3‑D集成。
-
公开(公告)号：CN113594017B
公开(公告)日：2025-04-15
申请号：CN202110637340.5
申请日：2017-12-19
Applicant: 朗姆研究公司
Inventor： 王德琪 , 刘刚 , 阿南德·查德拉什卡 , 杨宗翰 , 约翰·W·格里斯沃尔德
IPC: H01J37/32 , H01L21/285 , H01L21/67 , H01L21/768 , C23C16/02 , C23C16/08 , C23C16/455
Abstract: 本发明涉及用于远程等离子体处理的室调节。本文描述的方法、系统和装置涉及用于远程等离子体处理的室调节，特别地涉及远程的基于氮的等离子体处理。本公开的某些实现方式涉及用于特征填充的包括室调节的远程等离子体抑制处理。本公开的实施方式涉及在衬底(诸如半导体晶片)的基于氮的远程等离子体处理之前将远程等离子体处理室暴露于氟物质。晶片内均匀性和晶片间均匀性得到改善。
-
Patent Agency Ranking
公开(公告)号：CN113366622B
公开(公告)日：2024-09-24
申请号：CN202080011487.7
申请日：2020-01-28
Applicant: 朗姆研究公司
IPC: H01L21/67 , H01L21/768 , G06F30/20
Abstract: 在此提供了用于优化特征填充工艺的系统与方法。该特征填充优化系统与方法可用于从小量的图案化晶片测试来优化特征填充。该系统与方法可用于优化增强的特征填充工艺，其中该增强的特征填充工艺包括有包含抑制和/或蚀刻操作与沉积操作的操作。来自试验的结果可用于校准特征尺度行为模型。一旦被校准了，参数空间可迭代地被探索，以优化该工艺。
-
公开(公告)号：CN110459503B
公开(公告)日：2024-04-16
申请号：CN201910729470.4
申请日：2015-09-30
Applicant: 朗姆研究公司
IPC: H01L21/768 , H01L21/67
Abstract: 本发明涉及用核化抑制的特征填充，描述了用钨填充特征的方法，以及相关的系统和装置，其涉及钨核化的抑制。在一些实施方式中，所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。使用预抑制和后抑制治疗来调节抑制效应，从而促进使用跨越宽的工艺窗口来抑制特征填充。本文所述的方法可用于填充垂直特征，诸如钨通孔，以及水平特征，诸如垂直NAND(VNANA)字元线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字元线填充、垂直集成存储栅极和字元线填充、以及使用通硅通孔的3‑D集成。
-
公开(公告)号：CN113166929A
公开(公告)日：2021-07-23
申请号：CN201980081000.X
申请日：2019-12-05
Applicant: 朗姆研究公司
IPC: C23C16/04 , C23C16/52 , H01L21/285 , H01L21/768 , H01L27/11524 , C23C16/455 , C23C16/06
Abstract: 本文提供了在深特征和相关装置中沉积低应力且无空隙金属膜的方法。所述方法的实施方案包括处理孔的侧壁以抑制金属沉积，同时留下未处理的特征底部。在随后的沉积操作中，金属前体分子扩散到特征底部以进行沉积。该工艺重复对剩余暴露侧壁进行处理的后续抑制操作。通过重复抑制和沉积操作，可以实现高质量的无空隙填充。这使得能执行高温、低应力沉积。
-
公开(公告)号：CN110629187A
公开(公告)日：2019-12-31
申请号：CN201910499775.0
申请日：2016-05-18
Applicant: 朗姆研究公司
IPC: C23C16/02 , C23C16/04 , C23C16/06 , C23C16/505 , C23C16/56 , H01L21/285 , H01L21/768 , H01L27/108 , H01L27/11556 , H01L27/11582
Abstract: 本发明涉及用多阶段核化抑制填充特征，描述了用钨填充特征的方法，以及相关的系统和装置，涉及钨核化的抑制。所述方法涉及沿特征轮廓的选择性抑制。选择性抑制钨核化的方法可包括使所述特征暴露于直接或远程等离子体。方法包括执行多阶段抑制处理，包括各阶段之间的间隔。在间隔期间，可以使等离子体源功率、衬底偏置功率或处理气体流量中的一种或多种降低或者使其关闭。本文所述方法可用于填充垂直特征，如钨通孔，以及水平特征，如垂直NAND(VNANA)字线。所述方法可用于共形填充和由下向上/由内向外的填充。应用的实例包括逻辑和存储接触填充、DRAM埋入式字线填充、垂直集成存储栅极和字线填充、以及使用通硅通孔的3-D集成。
-
公开(公告)号：CN106449360A
公开(公告)日：2017-02-22
申请号：CN201610643282.6
申请日：2016-08-08
Applicant: 朗姆研究公司
IPC: H01L21/02 , H01L21/3065
CPC classification number: H01L21/32136 , H01L21/28556 , H01L21/76877 , H01L21/02104 , H01L21/3065
Abstract: 本发明涉及用于增强钨沉积填充的钨的原子层蚀刻。本发明提供了使用沉积-蚀刻-沉积工艺将钨沉积到高深宽比的特征中的方法，该工艺整合了多种沉积技术与在蚀刻期间交替的表面改性的脉冲和去除的脉冲。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.031 seconds)
