-
公开(公告)号：CN102576690B
公开(公告)日：2014-06-25
申请号：CN201080047136.8
申请日：2010-10-22
Applicant: 松下电器产业株式会社
IPC: H01L21/822 , H01L21/82 , H01L27/04
CPC classification number: H01L27/0207 , G11C17/18 , H01L23/5256 , H01L27/0288 , H01L27/10 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置。电熔丝电路(3)具有在程序电源(6)与地线(7)之间串联连接地设置的熔丝元件(11)及晶体管(12)、和控制晶体管(12)的栅极电位的控制部(13、14)。程序防止电路(5)在程序电源(6)与地线(7)之间与电熔丝电路(3)并联地设置，并且当在程序电源(6)与地线(7)之间施加浪涌时按照流动浪涌电流的一部分的方式构成。
-
公开(公告)号：CN102354529B
公开(公告)日：2014-03-26
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN102057437B
公开(公告)日：2013-11-20
申请号：CN201080001799.6
申请日：2010-02-10
Applicant: 松下电器产业株式会社
IPC: G11C11/417 , G11C11/4074 , G11C11/41 , G11C11/418 , H01L21/8244 , H01L27/11 , H03K19/0185
CPC classification number: G11C7/12 , G11C11/413 , G11C2207/002 , H01L27/0207 , H01L27/1104
Abstract: 本发明提供一种半导体存储装置，具备：被配置在字线与位线的交点的存储器单元(100)、与位线连接的预充电电路(101)、由写入控制信号控制的列选择电路(102)、和作为写入电路而设置的箝位电路(103A)。箝位电路(103A)具有：将被选择的位线的电位控制在第一电位(例如0V)的晶体管(QN17)、和将该被选择的位线的电位控制在比第一电位低的第二电位(例如负电位)的可变电容元件(C11)。由于采用了可变电容元件(C11)，所以在电源电压变高的情况下，基于元件电容减少，来抑制从第一电位向第二电位的下降量。
-
公开(公告)号：CN100552813C
公开(公告)日：2009-10-21
申请号：CN200410028789.8
申请日：2004-03-18
Applicant: 松下电器产业株式会社
IPC: G11C11/34
CPC classification number: G11C5/025 , G11C11/4074 , G11C11/4085
Abstract: 一种半导体存储电路，通过将在位线方向上并列配置了数据存取电路部(11)、4个存储器单元子阵列(10)和电源电路部(12)的电路扩展单位(UNIT1)在字线方向上配置所希望数量，进行半导体存储电路(1)的布局。数据存取电路部(11)由驱动器电路(111)驱动，其驱动操作由驱动器电路(141)控制。电源电路部(12)的电压供给操作由驱动器电路(151)控制。这样布局的半导体存储电路(1)具有与设定成所希望的存储容量的存储器单元阵列(100)的规模相符的驱动和电压供给能力。由此，可以在短时间以低成本提供能高速低功耗操作，并且在抑制芯片面积的同时将存储容量设定到希望值的半导体存储电路。
-
公开(公告)号：CN101207277A
公开(公告)日：2008-06-25
申请号：CN200710167218.6
申请日：2007-11-01
Applicant: 松下电器产业株式会社
IPC: H02H7/20
CPC classification number: G11C17/18 , H01L24/05 , H01L27/0629 , H01L2224/48091 , H01L2924/13091 , H01L2924/14 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了电子保险丝电路。目的在于：在系统大规模集成电路中，当接通·断开电源时，保险丝元件不会被误程序化。用AND电路(13)来控制串联连接到保险丝元件(11)的金属氧化物半导体晶体管(12)的栅极，将该AND电路(13)的一个输入下拉到接地，该AND电路(13)与连接在保险丝元件(11)的电源相同的电源相连接。
-
Patent Agency Ranking
公开(公告)号：CN1305137C
公开(公告)日：2007-03-14
申请号：CN200410003947.4
申请日：2004-02-10
Applicant: 松下电器产业株式会社
CPC classification number: H03H11/265
Abstract: 本发明公开了一种半导体器件，其课题是：在检查芯片后不改变光罩的情况下，改善由于电路块间的信号布线而引起的工作容限不足及工作不良。半导体芯片10上形成有逻辑电路块11和存储电路块12，给这些电路块间的布线设了调整信号的传播时刻的时刻调整电路块13。时刻调整电路单元30，由延迟元件块31、计数电路块32以及保险电路块33构成。延迟元件块31拥有多个能够将各自不同的延迟量施加给块间信号DA1的延迟元件A、B、C；计数电路块32从时刻调整电路块13接收时刻调整控制信号CNT；保险电路块33，在时刻检查结束后，根据由计数电路块32所保持的保险信息信号FO而熔断，具有实质上和计数电路块32一样的功能。
-
公开(公告)号：CN1649030A
公开(公告)日：2005-08-03
申请号：CN200510002825.8
申请日：2005-01-25
Applicant: 松下电器产业株式会社
IPC: G11C11/409 , G11C11/419 , H01L27/105
CPC classification number: G11C29/50 , G11C2029/1204 , G11C2029/5004
Abstract: 本发明公开了一种半导体存储器件，使得在具有差动单元的半导体存储器件中能进行各单个位单元的评价。在正常操作时，放大第1位单元(10)和第2位单元(20)的差的差动放大器30的输出作为读出数据被输出。在检查模式中，第1控制信号(SC1)设定为“H”时，差动放大器(30)的输出固定为“H”，第1位单元(10)的输出经栅极(41、43)读出。
-
公开(公告)号：CN1447438A
公开(公告)日：2003-10-08
申请号：CN03107392.1
申请日：2003-03-25
Applicant: 松下电器产业株式会社
IPC: H01L27/108 , G11C11/407
CPC classification number: G11C11/405 , H01L27/108
Abstract: 本发明涉及一种半导体存储装置，能够在用MIS晶体管作为积累电荷的装置的半导体存储装置中，提高数据的写入工作和读出工作的速度。DRAM单元10是为了由在第1晶体管11的沟道中积累电荷，由第2晶体管12和第3晶体管13传送电荷而构成的，通过交互地使用用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径、和用与第2晶体管12的栅极连接的第1字线WLa和与第2晶体管12的漏极连接的第1位线BLa的路径这样2条路径，可以使数据传输速度高速化。
-
公开(公告)号：CN102576690A
公开(公告)日：2012-07-11
申请号：CN201080047136.8
申请日：2010-10-22
Applicant: 松下电器产业株式会社
IPC: H01L21/822 , H01L21/82 , H01L27/04
CPC classification number: H01L27/0207 , G11C17/18 , H01L23/5256 , H01L27/0288 , H01L27/10 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置。电熔丝电路(3)具有在程序电源(6)与地线(7)之间串联连接地设置的熔丝元件(11)及晶体管(12)、和控制晶体管(12)的栅极电位的控制部(13、14)。程序防止电路(5)在程序电源(6)与地线(7)之间与电熔丝电路(3)并联地设置，并且当在程序电源(6)与地线(7)之间施加浪涌时按照流动浪涌电流的一部分的方式构成。
-
公开(公告)号：CN102549737A
公开(公告)日：2012-07-04
申请号：CN201080037142.5
申请日：2010-03-30
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/8234 , H01L27/06
CPC classification number: H01L27/0629
Abstract: 半导体装置具备：具有栅极电极(152)的MIS晶体管、电熔丝。栅极电极(152)具有形成在半导体基板(100)上的栅极绝缘膜(101a)、形成在栅极绝缘膜(101a)上或上方的第一多晶硅层(103a)、形成在第一多晶硅层(103a)上的第一硅化物层(104a)，电熔丝具有形成在半导体基板(100)上的绝缘膜(101b)、形成在绝缘膜(101b)上或上方的第二多晶硅层(103b)、形成在第二多晶硅层(103b)上的第二硅化物层(104b)。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.043 seconds)
