半导体存储装置
    12.
    发明授权

    公开(公告)号:CN101206918B

    公开(公告)日:2012-06-27

    申请号:CN200710199397.1

    申请日:2007-12-20

    Abstract: 具有保存存储数据的保存电路、和输出对应保存在保存电路中数据的信号的读出专用输出电路的多个存储单元的半导体记忆装置,上述读出专用输出电路,具有对应于保存在保存电路中的信号被控制的读出驱动晶体管,上述读出驱动晶体管的栅极长度,形成的比构成上述保存电路的晶体管的栅极长度长。还有,上述读出专用输出电路,具有由读出字选择电路控制的读出驱动晶体管,上述读出驱动晶体管的栅极长度,形成的比构成上述保存电路的晶体管的栅极长度长。

    半导体装置及其制造方法
    13.
    发明公开

    公开(公告)号:CN1893085A

    公开(公告)日:2007-01-10

    申请号:CN200610100745.0

    申请日:2006-07-04

    CPC classification number: H01L27/11

    Abstract: 提供具有因为元件隔离区域的应力抑制了金属绝缘体半导体晶体管的特性变动的静态随机访问存储器的半导体装置及其制造方法。使第一存取晶体管(TrA1)的激活区域和衬底接触点区域(Rsub)从平面看成为一体地形成隔离绝缘膜(26)。并且,位于第一存取晶体管(TrA1)的激活区域和衬底接触点区域(Rsub)之间的半导体衬底(11)上形成虚设栅极电极(16c)。并将虚设栅极电极(16c)与衬底接触点区域(Rsub)的p型杂质区域(19)电连接。

    半导体存储器
    14.
    发明公开

    公开(公告)号:CN1536674A

    公开(公告)日:2004-10-13

    申请号:CN200410034250.3

    申请日:2004-04-05

    CPC classification number: H01L27/11 H01L27/1104 Y10S257/903

    Abstract: 6晶体管型SRAM存储单元一直多采用横型存储单元布局,但因是横长形,例如当使位线为第2或第3层布线时,前者在横向延伸的字线与VSS电源在同一层中靠近地并排延伸,从而字线寄生电容增大和布线微粒引起的成品率降低;后者的位线被VSS电源与VDD电源夹着并排延伸,从而位线寄生电容增大。本发明分别用第2、第3、第4层布线配置正/负位线、字线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4层布线配置字线、正/负位线、VSS电源布线,并将VDD电源布线配置在正/负位线之间。另外,分别用第2、第3、第4、第5层布线配置VDD电源布线、正/负位线、字线、VSS电源布线。另外,分别用第2、第3、第4、第5层布线配置正/负位线、VDD电源布线、字线、VSS电源布线。

Patent Agency Ranking