公开(公告)号：CN1505839A

公开(公告)日：2004-06-16

申请号：CN01820204.7

申请日：2001-12-06

Applicant: 株式会社日立制作所

Inventor： 熊谷幸博 ,  太田裕之 ,  三浦英生 ,  大塚文雄 ,  一濑胜彦 ,  池田修二 ,  竹田敏文 ,  尾内亨裕

IPC: H01L27/092

CPC classification number: H01L29/7842 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L27/092

Abstract: 一种半导体器件，具有n沟道型场效应晶体管和p沟道型场效应晶体管，其中该两个晶体管都具有优异的漏电流特性。具有n沟道型场效应晶体管(10)和p沟道型场效应晶体管(30)的半导体器件包括用作涂敷n沟道型场效应晶体管(10)的栅电极(15)的应力控制膜(19)的膜，其膜应力偏移到拉应力。该器件还包括用作涂敷p沟道型场效应晶体管(30)的栅电极(35)的应力控制膜(39)的膜，其膜应力更多的是压应力而不是n沟道型场效应晶体管(10)的膜(19)那样的应力。这样，期望n沟道型和p沟道型晶体管来改善漏电流。因此，整体的特性得到改善。

公开(公告)号：CN1078012C

公开(公告)日：2002-01-16

申请号：CN96103918.3

申请日：1996-03-07

Applicant: 株式会社日立制作所

Inventor： 三浦英生 ,  池田修二 ,  铃木范夫 ,  萩原康秀 ,  太田裕之 ,  西村朝雄

IPC: H01L21/316 ,  H01L21/324 ,  H01L29/78 ,  H01L27/105

CPC classification number: H01L21/28185 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/321 ,  H01L21/76202 ,  H01L29/518

Abstract: 通过在衬底上形成氧化膜，以800℃或以上的温度在惰性气氛中热处理氧化膜，接下来是形成晶体管的普通步骤，以此方法制作的半导体器件由于在氧化膜内或在衬底表面中产生的应力的减弱而在电学可靠性方而得到改善。

公开(公告)号：CN101046368A

公开(公告)日：2007-10-03

申请号：CN200710078957.8

申请日：2007-02-16

Applicant: 株式会社日立制作所

Inventor： 岛津浩美 ,  太田裕之 ,  丹野洋平

IPC: G01B7/16 ,  G01L1/18 ,  G01L1/22

CPC classification number: G01L1/2293 ,  G01B7/18 ,  G01L1/18

Abstract: 本发明提供一种力学量测定装置，可以高精度地测定特定方向的应变分量。该力学量测定装置在半导体单晶基板、半导体芯片内至少形成两组以上的电桥电路，在上述电桥电路中，一个电桥电路形成流有电流并测定电阻值变动的方向(长边方向)与该半导体单晶基板的(100)方向平行的n型扩散电阻，另一个电桥电路组合形成与(110)方向平行的p型扩散电阻。

公开(公告)号：CN1665027A

公开(公告)日：2005-09-07

申请号：CN200410081801.1

申请日：2004-12-30

Applicant: 株式会社日立制作所 ,  尔必达存储器株式会社

Inventor： 谷江尚史 ,  久野奈柄 ,  太田裕之 ,  池田博明 ,  安生一郎 ,  片桐光昭 ,  渡边祐二

IPC: H01L25/10

CPC classification number: H01L25/0657 ,  H01L23/481 ,  H01L24/48 ,  H01L2224/05573 ,  H01L2224/05647 ,  H01L2224/13025 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/48472 ,  H01L2224/73204 ,  H01L2225/06513 ,  H01L2225/0652 ,  H01L2225/06541 ,  H01L2225/06589 ,  H01L2225/06593 ,  H01L2924/00014 ,  H01L2924/01019 ,  H01L2924/01079 ,  H01L2924/01087 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2924/15312 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/19105 ,  H01L2924/00 ,  H01L2924/00012 ,  H01L2224/45099 ,  H01L2224/45015 ,  H01L2924/207

Abstract: 课题在于提供可以降低动作时的温度上升的半导体器件。把接口芯片2叠层到叠层起来的多个半导体元件1的上面。在多个半导体元件1的下面，配置Si内插板3和树脂基板内插板4。Si内插板3配置在树脂内插板4与多个半导体元件1之间，厚度比半导体元件1的厚度更厚，而且，具有小于树脂内插板4的线膨胀系数，大于等于多个半导体元件1的线膨胀系数的线膨胀系数。

公开(公告)号：CN1207767C

公开(公告)日：2005-06-22

申请号：CN99120217.1

申请日：1999-09-17

Applicant: 株式会社日立制作所

Inventor： 河野龙治 ,  有贺昭彦 ,  三浦英生 ,  太田裕之 ,  远藤喜重 ,  金丸昌敏 ,  细金敦 ,  田中伸司 ,  伴直人 ,  青木英之

IPC: H01L21/66 ,  H01L21/68 ,  H01L21/822

CPC classification number: H01L21/6836 ,  H01L22/20 ,  H01L2221/68327 ,  H01L2924/0002 ,  H01L2924/014 ,  H01L2924/00

Abstract: 半导体器件的制造方法、有效检查由切割分离的分立LSI芯片的半导体器件的检查方法以及在所述方法中使用的夹具。从半导体晶片上切割大量的LSI芯片之后，在检查步骤中，使用由热膨胀系数近似等于LSI芯片的材料形成的所述夹具重新排列和集成预定数量的芯片，在随后的检查步骤中，对集成的预定数量的芯片进行预定的检查工艺，由此可以提高检查效率并减少检查成本。

公开(公告)号：CN1538515A

公开(公告)日：2004-10-20

申请号：CN200410042010.8

申请日：1999-03-18

Applicant: 株式会社日立制作所

Inventor： 河野竜治 ,  北野诚 ,  三浦英生 ,  太田裕之 ,  远藤喜重 ,  原田武 ,  金丸昌敏 ,  明石照久 ,  细金敦 ,  有贺昭彦 ,  伴直人

IPC: H01L21/66 ,  H01L21/28

CPC classification number: G01R1/07314 ,  G01R1/06744 ,  G01R3/00 ,  G01R31/2863

Abstract: 用于制造半导体器件的工艺过程包括为了以大范围一次全部的方式测试被测物中的导电焊接点把具有数量与被测物中的测试目标区域上形成测试目标导电体的数量相等的电学上独立的凸出部的测试装置主体部分压向被测物的电特性测试步骤。

公开(公告)号：CN1293824A

公开(公告)日：2001-05-02

申请号：CN99804201.3

申请日：1999-03-18

Applicant: 株式会社日立制作所

Inventor： 河野竜治 ,  北野诚 ,  三浦英生 ,  太田裕之 ,  远藤喜重 ,  原田武 ,  金丸昌敏 ,  明石照久 ,  细金敦 ,  有贺昭彦 ,  伴直人

IPC: H01L21/66

CPC classification number: G01R1/07314 ,  G01R1/06744 ,  G01R3/00 ,  G01R31/2863

Abstract: 用于制造半导体器件的工艺过程包括为了以大范围一次全部的方式测试被测物中的导电焊接点把具有数量与被测物中的测试目标区域上形成测试目标导电体的数量相等的电学上独立的凸出部的测试装置主体部分压向被测物的电特性测试步骤。

公开(公告)号：CN101621040B

公开(公告)日：2012-08-22

申请号：CN200910150584.X

申请日：2009-06-26

Applicant: 株式会社日立制作所

Inventor： 平光真二 ,  太田裕之 ,  佐佐木康二 ,  中村真人 ,  池田靖 ,  松吉聪

IPC: H01L23/31 ,  H01L23/29 ,  H02M7/02

CPC classification number: H01L23/051 ,  H01L23/24 ,  H01L2224/33181

Abstract: 本发明提供一种能够充分确保散热性能，且降低在接合材料中产生的热应力，由此能够抑制接合材料的热疲劳的半导体装置。在由半导体芯片、在半导体芯片的下侧经由第一接合材料接合且具有导电性的基电极、在半导体芯片的上侧经由第二接合材料接合且具有导电性的引线电极、用于降低因半导体芯片和基电极的膨胀量差产生的第一接合材料的应力的第一应力缓冲材料构成的半导体装置中，在第一接合材料的下面设置基电极和第一应力缓冲材料分别直接接触的区域。

公开(公告)号：CN101046368B

公开(公告)日：2012-05-16

申请号：CN200710078957.8

申请日：2007-02-16

Applicant: 株式会社日立制作所

Inventor： 岛津浩美 ,  太田裕之 ,  丹野洋平

IPC: G01B7/16 ,  G01L1/18 ,  G01L1/22

CPC classification number: G01L1/2293 ,  G01B7/18 ,  G01L1/18

Abstract: 本发明提供一种力学量测定装置，可以高精度地测定特定方向的应变分量。该力学量测定装置在半导体单晶基板、半导体芯片内至少形成两组以上的电桥电路，在上述电桥电路中，一个电桥电路形成流有电流并测定电阻值变动的方向(长边方向)与该半导体单晶基板的 方向平行的n型扩散电阻，另一个电桥电路组合形成与 方向平行的p型扩散电阻。

公开(公告)号：CN101150128A

公开(公告)日：2008-03-26

申请号：CN200610059879.2

申请日：2003-06-24

Applicant: 株式会社日立制作所 ,  株式会社瑞萨科技

Inventor： 石塚典男 ,  岩崎富生 ,  太田裕之 ,  三浦英生 ,  高橋正人 ,  鈴木範夫 ,  池田修二 ,  田中英樹 ,  美馬宏行

IPC: H01L27/04 ,  H01L27/115 ,  H01L29/78

Abstract: 一种半导体器件，其特征在于具有：半导体衬底；含形成在所述衬底中的沟槽和埋入在沟槽内的绝缘膜的元件隔离区；形成在所述衬底中的有源区，该有源区包括其上形成有栅绝缘膜的阱区，该栅绝缘膜上形成有栅电极，阱区包括与栅电极相对应地设置的源和漏扩散区，其中，沟槽中的埋入绝缘膜具有平面延伸到衬底中的底表面，且该埋入绝缘膜包围着有源区，该底表面延伸的深度比扩散区深；埋入绝缘膜有至少包围源和漏扩散区的凹陷的上部平表面，以防止元件隔离区所引起的晶体缺陷，所述凹陷的上部平表面的深度从衬底的平表面算起大于等于所述源和漏扩散区的杂质分布的峰值浓度的深度；沿沟槽中的埋入绝缘膜的侧面和底面形成有氮氧化物膜，该氮氧化物膜与衬底相接触。