公开(公告)号：CN103168361A

公开(公告)日：2013-06-19

申请号：CN201180020478.5

申请日：2011-06-29

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  和田圭司 ,  增田健良 ,  盐见弘

IPC: H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 一种MOSFET（100），包括：碳化硅衬底（1），其包括具有相对于{0001}面不小于50°且不超过65°的偏离角的主表面（1A）；缓冲层（2）和漂移层（3），其两者均形成在主表面（1A）上；栅极氧化物膜（91），其形成在漂移层（3）上并与漂移层（3）接触；以及p导电类型的p型体区（4），其形成在漂移层（3）中以包括与栅极氧化物膜（91）接触的区域。p型体区（4）的p型杂质密度不小于5×1016cm-3。

公开(公告)号：CN102652362A

公开(公告)日：2012-08-29

申请号：CN201180004823.6

申请日：2011-07-14

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  原田真 ,  穗永美纱子 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78 ,  H01L29/861

CPC classification number: H01L29/66068 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/6606 ,  H01L29/7397 ,  H01L29/7813 ,  H01L29/8613 ,  H01L29/868

Abstract: 提供了一种能够稳定地展示其性质并且具有高质量半导体器件以及用于生产该半导体器件的工艺。半导体器件包括具有主表面的衬底（1）以及形成在衬底（1）的主表面上并且每一个均具有相对于主表面倾斜的侧表面的碳化硅层（2-5）。侧表面基本上包含面[03-3-8]。该侧表面包含沟槽区域。

公开(公告)号：CN102576671A

公开(公告)日：2012-07-11

申请号：CN201180004217.4

申请日：2011-04-21

Applicant: 住友电气工业株式会社

Inventor： 宫崎富仁 ,  和田圭司 ,  日吉透

IPC: H01L21/304 ,  H01L21/205 ,  H01L21/3065

CPC classification number: H01L29/7802 ,  H01L21/02046 ,  H01L21/02052 ,  H01L21/02236 ,  H01L21/02252 ,  H01L21/049 ,  H01L21/67207 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种用于SiC半导体的清洗方法，其包括在SiC半导体(1)的前表面上形成氧化物膜(3)的步骤(步骤(S2))，以及移除氧化物膜(3)的步骤(步骤(S3))。在形成氧化物膜(3)的步骤中使用氧等离子体。可以在移除氧化物膜(3)的步骤(步骤(S3))中使用氟化氢。从而能够实现SiC半导体(1)上的清洗效果。

公开(公告)号：CN102549723A

公开(公告)日：2012-07-04

申请号：CN201180004060.5

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  增田健良 ,  宫崎富仁 ,  日吉透 ,  伊藤里美 ,  盐见弘

IPC: H01L21/304

CPC classification number: H01L21/02052 ,  H01L21/02057 ,  H01L21/67051 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 本发明公开了一种SiC半导体(2)的清洗方法，包括：在SiC半导体(2)的表面(2a)处形成氧化膜的步骤；和去除该氧化膜的步骤。在形成氧化膜的步骤，使用浓度大于或等于30ppm的臭氧水形成氧化膜。形成步骤优选地包括加热SiC半导体(2)的表面(2a)和臭氧水中的至少一个。因而，可以得到能够表现出对SiC半导体(2)的清洗效果的SiC半导体的清洗方法。

公开(公告)号：CN102511074A

公开(公告)日：2012-06-20

申请号：CN201180003852.0

申请日：2011-02-25

Applicant: 住友电气工业株式会社

Inventor： 佐佐木信 ,  原田真 ,  增田健良 ,  和田圭司 ,  井上博挥 ,  西口太郎 ,  冲田恭子 ,  并川靖生 ,  堀井拓

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/2007 ,  H01L21/3247 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 本发明公开了一种能够降低制造成本的用于制造碳化硅衬底的方法，该方法包括下列步骤：准备基底衬底(10)和SiC衬底(20)；通过在彼此的顶部上放置基底衬底(10)和SiC衬底(20)来制造层叠衬底；通过加热接合衬底来制作接合衬底(3)；通过加热接合衬底(3)使基底衬底(10)的温度高于SiC衬底(20)的温度而使在接合界面(15)处形成的空洞(30)在接合衬底(3)的厚度方向上移动；以及通过去除在与SiC衬底(20)相反侧上包括主要衬底(10B)的基底衬底(10)的区域来去除空洞(30)。

公开(公告)号：CN102171832A

公开(公告)日：2011-08-31

申请号：CN201080002821.9

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  和田圭司 ,  日吉透

IPC: H01L29/78 ,  H01L29/12

CPC classification number: H01L29/7828 ,  H01L21/049 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/518 ,  H01L29/66068 ,  H01L29/7838 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种MOSFET(1)，其能够即使当栅电压高时通过减少沟道迁移率来减小导通电阻，所述MOSFET(1)包括：n型衬底(11)，其由SiC制成，并且具有相对于{0001}面具有50°-65°的偏离角的主表面；n型击穿电压保持层(13)，其由SiC制成，并且形成在衬底(11)的主表面(11A)上；p型阱区(14)，其形成在击穿电压保持层(13)中远离其第一主表面(13A)处；栅氧化物膜(18)，其形成在阱区(14)上；n型接触区(15)，其被设置在阱区(14)和栅氧化物膜(18)之间；沟道区域(17)，其连接n型接触区(15)和击穿电压保持层(13)；以及，电极(20)，其被设置栅氧化物膜(18)上。在包括在沟道区域(17)和氧化物膜(18)之间的界面的区域中，形成高浓度氮区(23)。

公开(公告)号：CN111799324B

公开(公告)日：2024-09-13

申请号：CN202010534386.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/306 ,  H01L29/04 ,  H01L29/34 ,  H01L29/40 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  C23C16/32 ,  C23C16/56 ,  C30B25/02 ,  C30B25/20 ,  C30B29/36

Abstract: 本发明涉及碳化硅外延基板、碳化硅半导体装置及其制造方法。所述碳化硅外延基板包含：碳化硅外延基板，其包含：碳化硅单晶基板；和在所述碳化硅单晶基板上形成的外延层；所述碳化硅单晶基板具有4H‑SiC的多型，所述外延层的表面中的算术平均粗糙度为0.1nm以下，在所述表面中，胡萝卜状缺陷的缺陷密度为0.1个/cm2以下，作为梯形凹陷的梯形缺陷的缺陷密度为0.1个/cm2以下，当在俯视图中观察时，所述梯形缺陷各自包含与 方向相交的上底部和下底部。所述外延层具有优异的表面性质，因此可以预期在所述外延层上形成的氧化硅膜的寿命和可靠性得到改善。

公开(公告)号：CN110214363B

公开(公告)日：2023-07-28

申请号：CN201780084639.4

申请日：2017-12-01

Applicant: 住友电气工业株式会社

Inventor： 伊东洋典 ,  和田圭司 ,  堀勉

IPC: H01L21/205 ,  C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 假设满足式1和式2的关系的缺陷是第一缺陷，其中偏离角为θ°，碳化硅层的厚度为Wμm，在与通过将偏离方向投影到第二主面上而获得的方向平行的方向上所述缺陷的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上所述缺陷的宽度为Yμm。假设当在垂直于所述第二主面的方向上观察时具有细长形状并且满足式3和式4的关系的缺陷是第二缺陷，其中当在垂直于所述第二主面的方向上观察时，在所述缺陷的纵向上所述缺陷的宽度是Aμm并且在所述缺陷的横向上所述缺陷的宽度是Bμm。通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5。

公开(公告)号：CN111799324A

公开(公告)日：2020-10-20

申请号：CN202010534386.X

申请日：2016-04-06

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  西口太郎 ,  日吉透

IPC: H01L29/16 ,  H01L21/02 ,  H01L21/306 ,  H01L29/04 ,  H01L29/34 ,  H01L29/40 ,  H01L21/336 ,  H01L29/739 ,  H01L29/78 ,  C23C16/32 ,  C23C16/56 ,  C30B25/02 ,  C30B25/20 ,  C30B29/36

Abstract: 本发明涉及碳化硅外延基板、碳化硅半导体装置及其制造方法。所述碳化硅外延基板包含：碳化硅外延基板，其包含：碳化硅单晶基板；和在所述碳化硅单晶基板上形成的外延层；所述碳化硅单晶基板具有4H-SiC的多型，所述外延层的表面中的算术平均粗糙度为0.1nm以下，在所述表面中，胡萝卜状缺陷的缺陷密度为0.1个/cm2以下，作为梯形凹陷的梯形缺陷的缺陷密度为0.1个/cm2以下，当在俯视图中观察时，所述梯形缺陷各自包含与 方向相交的上底部和下底部。所述外延层具有优异的表面性质，因此可以预期在所述外延层上形成的氧化硅膜的寿命和可靠性得到改善。

公开(公告)号：CN110214363A

公开(公告)日：2019-09-06

申请号：CN201780084639.4

申请日：2017-12-01

Applicant: 住友电气工业株式会社

Inventor： 伊东洋典 ,  和田圭司 ,  堀勉

IPC: H01L21/205 ,  C30B29/36 ,  H01L21/20 ,  H01L21/336 ,  H01L29/12 ,  H01L29/739 ,  H01L29/78

Abstract: 假设满足式1和式2的关系的缺陷是第一缺陷，其中偏离角为θ°，碳化硅层的厚度为Wμm，在与通过将偏离方向投影到第二主面上而获得的方向平行的方向上所述缺陷的宽度为Lμm，并且在垂直于所述偏离方向并且平行于所述第二主面的方向上所述缺陷的宽度为Yμm。假设当在垂直于所述第二主面的方向上观察时具有细长形状并且满足式3和式4的关系的缺陷是第二缺陷，其中当在垂直于所述第二主面的方向上观察时，在所述缺陷的纵向上所述缺陷的宽度是Aμm并且在所述缺陷的横向上所述缺陷的宽度是Bμm。通过将所述第二缺陷的数量除以所述第一缺陷的数量和所述第二缺陷的数量之和而得到的值大于0.5。