-
公开(公告)号：CN113345914B
公开(公告)日：2023-06-23
申请号：CN202110227439.8
申请日：2021-03-01
Applicant: 夏普株式会社
IPC: H01L27/12 , H10K59/12 , H10K59/123
Abstract: 有源矩阵基板具有多个像素区域，其包括基板、与各像素区域对应设置的像素TFT以及与像素TFT电连接的像素电极。像素TFT为具有氧化物半导体层、设置在氧化物半导体层之上的栅极绝缘层和以隔着栅极绝缘层与氧化物半导体层相对的方式配置的栅极的顶栅结构TFT。栅极绝缘层由氧化硅形成。栅极绝缘层包括与氧化物半导体层接触的下层和位于下层之上的上层。下层所含的氢相对于氮的原子数比即下层H/N比为1.5以上且5.0以下。上层所含的氢相对于氮的原子数比即上层H/N比为0.9以上且2.0以下。下层H/N比大于上层H/N比。
-
公开(公告)号：CN109599362B
公开(公告)日：2023-04-21
申请号：CN201811125993.X
申请日：2018-09-26
Applicant: 夏普株式会社
Abstract: 一种薄膜晶体管基板的制造方法和薄膜晶体管基板，提高开口率并且缓和台阶。阵列基板的制造方法具备：第1金属膜形成工序；栅极绝缘膜形成工序；半导体膜形成工序；第2金属膜形成工序；光致抗蚀剂膜形成工序，使用半色调掩模将形成在第2金属膜的上层侧的光致抗蚀剂膜图案化；第1蚀刻工序，将第2金属膜中的与光致抗蚀剂膜不重叠的部分选择性地除去；低电阻化工序，将半导体膜中的与光致抗蚀剂膜不重叠的像素电极构成部选择性地进行低电阻化处理而形成像素电极；第2膜厚部除去工序，将光致抗蚀剂膜的第2膜厚部选择性地除去；以及第2蚀刻工序，将与光致抗蚀剂膜的第1膜厚部不重叠的第2金属膜的电极间部选择性地除去。
-
公开(公告)号：CN113540122A
公开(公告)日：2021-10-22
申请号：CN202110397004.8
申请日：2021-04-13
Applicant: 夏普株式会社
IPC: H01L27/12 , G02F1/1362 , G02F1/1368
Abstract: 有源矩阵基板具备多条源极总线以及多条栅极总线；多个氧化物半导体TFT，分别包括多个像素TFT以及多个电路TFT，各氧化物半导体TFT有氧化物半导体层和栅极，多个氧化物半导体TFT包括多个第一TFT和多个第二TFT和/或多个第三TFT，各第一TFT具有第一遮光结构，其以从基板的法线方向观察时与沟道区域的整体重叠的方式在氧化物半导体层和基板之间配置有第一遮光层，各第二TFT具有在氧化物半导体层和基板之间未配置遮光层的第二遮光结构，各第三TFT具有第三遮光结构，其以从基板的法线方向观察时仅与沟道区域的一部分重叠的方式在各氧化物半导体层和基板之间配置有第二遮光层，多个第一TFT包含多个像素TFT，多个第二TFT和/或多个第三TFT包含多个电路TFT的至少一部分。
-
公开(公告)号：CN111580315A
公开(公告)日：2020-08-25
申请号：CN202010092392.4
申请日：2020-02-14
Applicant: 夏普株式会社
IPC: G02F1/1362 , H01L27/12
Abstract: 一种有源矩阵基板和具备其的液晶显示装置，有源矩阵基板(10)具备：开关元件(120)，其连接到设置在基板上的栅极线和数据线；像素电极(130)，其与开关元件(120)连接；相对电极(140)，其在俯视时与像素电极(130)重叠；平坦化膜(154)；以及配线(142)。平坦化膜(154)覆盖开关元件(120)，在俯视时与配线(142)重叠的位置形成有贯通平坦化膜(154)的第1接触孔(CH1)。像素电极(130)和相对电极(140)以覆盖平坦化膜(154)的一部分的方式配置。在第1接触孔(CH1)中，相对电极控制配线(142)与相对电极(140)连接。
-
公开(公告)号：CN107004719B
公开(公告)日：2020-07-03
申请号：CN201580064210.X
申请日：2015-11-19
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1343 , G02F1/1368 , H01L21/28 , H01L21/283 , H01L21/306 , H01L21/312 , H01L21/316 , H01L21/336 , H01L21/768 , H01L23/532
Abstract: 一种半导体装置(100A)，具备：含有栅极电极(3)、氧化物半导体层(5)、栅极绝缘层(4)以及源极电极(7S)及漏极电极(7D)的薄膜晶体管(101)；以覆盖薄膜晶体管(101)且与薄膜晶体管(101)的通道区域(5c)相接的方式配置的层间绝缘层(11)；配置于层间绝缘层(11)上的透明导电层(19)，源极电极(7S)及漏极电极(7D)各自具有铜层(7a)，进一步具备配置于源极及漏极电极与层间绝缘层(11)之间的铜氧化膜(8)，层间绝缘层(11)隔着铜氧化膜(8)而覆盖漏极电极(7D)，透明导电层(19)于形成在层间绝缘层(11)的接触孔(CH1)内，未隔着铜氧化膜(8)而与漏极电极(7D)的铜层(7a)直接相接。
-
Patent Agency Ranking
公开(公告)号：CN110875336A
公开(公告)日：2020-03-10
申请号：CN201910800912.X
申请日：2019-08-28
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/84 , G02F1/1362
Abstract: 一种有源矩阵基板、显示装置以及有源矩阵基板的制造方法，能够实现具备有机绝缘膜(OIL)、以及被两层配线化的第1源极层(FSL2～FSL4)和第2源极层(SSL1～SSL3)的、成品率高的有源矩阵基板(1)。在有源矩阵基板(1)中，第1源极层(FSL2～FSL4)和第2源极层(SSL1～SSL3)中的、配置为离基板(2)更远的第2源极层(SSL1～SSL3)隔着第2无机绝缘膜(SINOIL)与有机绝缘膜(OIL)接触。
-
公开(公告)号：CN110867453A
公开(公告)日：2020-03-06
申请号：CN201910682845.6
申请日：2019-07-26
Applicant: 夏普株式会社
IPC: H01L27/12 , H01L21/77 , G02F1/1362
Abstract: 一种半导体装置、显示装置以及半导体装置的制造方法，消除随着各接触孔的形成而出现的问题。阵列基板(11B)具备：第1TFT(15)；第1源极侧连接部(19)，其包括第2金属膜(43)的一部分，连接到第1源极区域(15B)；第1漏极侧连接部(20)，其包括第2金属膜(43)的一部分，连接到第1漏极区域(15C)；第2TFT(24)，其由第1TFT(15)驱动；第2源极侧连接部(28)，其包括第1金属膜(39)的一部分，连接到第2源极区域(24B)；以及第2漏极侧连接部(29)，其包括第1金属膜(39)或第2透明电极膜(48)的一部分，连接到第2漏极区域(24C)。
-
公开(公告)号：CN110521003A
公开(公告)日：2019-11-29
申请号：CN201880021738.2
申请日：2018-03-19
Applicant: 夏普株式会社
IPC: H01L29/786 , G09F9/00 , G09F9/30 , H01L21/28 , H01L27/32 , H01L29/423 , H01L29/49 , H01L51/50
Abstract: 有源矩阵基板的氧化物半导体TFT(201)具有：氧化物半导体层(107)；上部栅极电极(112)，其隔着栅极绝缘层配置在氧化物半导体层的一部分上；以及源极电极(113)和漏极电极(114)，氧化物半导体层(107)在从基板的法线方向观看时包含：第1部分(p1)，其与上部栅极电极重叠；以及第2部分(p2)，其位于第1部分与源极接触区域或漏极接触区域之间，栅极绝缘层未覆盖第2部分，上部栅极电极(112)具有包含与栅极绝缘层接触的合金层(112L)和配置在合金层上的金属层(112U)的层叠结构，金属层由第1金属元素M形成，合金层由包含第1金属元素M的合金形成，第1金属元素M是Cu、Mo或Cr。
-
公开(公告)号：CN109599362A
公开(公告)日：2019-04-09
申请号：CN201811125993.X
申请日：2018-09-26
Applicant: 夏普株式会社
Abstract: 一种薄膜晶体管基板的制造方法和薄膜晶体管基板，提高开口率并且缓和台阶。阵列基板的制造方法具备：第1金属膜形成工序；栅极绝缘膜形成工序；半导体膜形成工序；第2金属膜形成工序；光致抗蚀剂膜形成工序，使用半色调掩模将形成在第2金属膜的上层侧的光致抗蚀剂膜图案化；第1蚀刻工序，将第2金属膜中的与光致抗蚀剂膜不重叠的部分选择性地除去；低电阻化工序，将半导体膜中的与光致抗蚀剂膜不重叠的像素电极构成部选择性地进行低电阻化处理而形成像素电极；第2膜厚部除去工序，将光致抗蚀剂膜的第2膜厚部选择性地除去；以及第2蚀刻工序，将与光致抗蚀剂膜的第1膜厚部不重叠的第2金属膜的电极间部选择性地除去。
-
公开(公告)号：CN102652330A
公开(公告)日：2012-08-29
申请号：CN201080056072.8
申请日：2010-12-03
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , G09F9/00 , H01L21/336 , H01L29/786
CPC classification number: H01L27/1225 , G02F1/13458 , G02F1/136213 , H01L27/124 , H01L27/1244 , H01L27/1248
Abstract: 半导体装置具有：薄膜晶体管，该薄膜晶体管包括栅极配线(3a)、第一绝缘膜(5)、岛状的氧化物半导体层(7a)、第二绝缘膜(9)、源极配线(13as)、漏极电极(13ad)和保护膜；和端子部，该端子部包括由与栅极配线相同的导电膜形成的第一连接部(3c)、由与源极配线和漏极电极相同的导电膜形成的第二连接部(13c)和在第二连接部上形成的第三连接部(19c)，第二连接部在设置于第一绝缘膜和第二绝缘膜的第一开口部(11c)内与第一连接部接触，第三连接部(19c)在设置于保护膜的第二开口部(17c)内与第二连接部接触，第二连接部(13c)覆盖第一开口部(11c)的第一绝缘膜和第二绝缘膜的端面，并且不覆盖第二开口部(17c)的保护膜(15)的端面。由此，能够高精度地控制端子部的接触孔的锥形形状。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.032 seconds)
