公开(公告)号：CN102549728B

公开(公告)日：2015-06-03

申请号：CN201080040219.4

申请日：2010-07-30

Applicant: 住友电气工业株式会社

Inventor： 玉祖秀人 ,  和田圭司

IPC: H01L21/336 ,  H01L21/28 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L21/0485 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/7802

Abstract: 提供一种制造半导体器件的方法，所述半导体器件能够与n型SiC区和p型SiC区这两者均形成接触并且可以抑制由于氧化导致的接触电阻增加，根据本发明的制造半导体器件的方法是包括如下步骤的制造半导体器件(1)的方法：准备由碳化硅构成的SiC层(12)；以及在SiC层(12)的主表面上形成欧姆电极(16)。形成欧姆电极(16)的步骤包括在SiC层(12)的主表面上形成将变成欧姆电极(16)的导体层(51，52，53)的步骤；以及执行热处理使得导体层(51，52，53)变成欧姆电极(16)的步骤。在执行热处理的步骤之后，将当欧姆电极(16)的表面暴露于含有氧的气氛中时欧姆电极(16)的温度设定为100℃或更低。

公开(公告)号：CN104662664A

公开(公告)日：2015-05-27

申请号：CN201380048989.7

申请日：2013-09-04

Applicant: 住友电气工业株式会社

Inventor： 山田俊介 ,  日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/0696 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7802

Abstract: 一种碳化硅半导体器件(1)，包括元件区(IR)以及保护环区(5)。半导体元件(7)设置在元件区(IR)中。保护环区(5)在平面图中围绕元件区(IR)并且具有第一导电类型。半导体元件(7)包括具有与第一导电类型不同的第二导电类型的漂移区(12)。保护环区(5)包括线性区(B)以及接续连接至线性区(B)的曲率区(A)。通过将曲率区(A)的内周部(2c)的曲率半径(R)除以所述漂移区(12)的厚度(Tl)获得的值为不小于5且不大于10。因此，可提供能在提高击穿电压的同时抑制导通态电流降低的碳化硅半导体器件(1)。

公开(公告)号：CN104205339A

公开(公告)日：2014-12-10

申请号：CN201380017424.2

申请日：2013-04-08

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  日吉透 ,  增田健良

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/0661 ,  H01L21/3065 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/7813

Abstract: 在本发明中，碳化硅衬底(100)具有：具有第一导电类型的第一层(121)、设置在第一层(121)上并且具有第二导电类型的第二层(122)、和设置在第二层(122)上并且掺杂有提供第一导电类型的杂质的第三层(123)。碳化硅衬底(100)具有形成为穿过第三层(123)和第二层(122)并延伸到第一层(121)的沟槽(TR)。第一层(121)在离开第一层(121)中沟槽(TR)的位置上具有杂质的浓度峰值。结果，提供了具有很容易形成的电场缓和结构的碳化硅半导体器件。

公开(公告)号：CN102224594B9

公开(公告)日：2014-11-19

申请号：CN200980146557.3

申请日：2009-02-03

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  增田健良 ,  和田圭司 ,  津守将斗

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/336 ,  H01L29/12

Abstract: 本发明提供了一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。一种半导体器件(1)包括：衬底(2)，衬底(2)由碳化硅制成并且其相对于{0001}的表面取向的偏离角大于或等50°且小于或等于65°；p型层(4)，所述p型层(4)用作半导体层；和氧化物膜(8)，所述氧化物膜(8)用作绝缘膜。p型层(4)形成在衬底(2)上并且由碳化硅制成。氧化物膜(8)被形成为接触p型层(4)的表面。在所述半导体层和所述绝缘膜之间的界面(沟道区和氧化物膜(8)之间的界面)的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。

公开(公告)号：CN103718298A

公开(公告)日：2014-04-09

申请号：CN201280037159.X

申请日：2012-08-14

Applicant: 住友电气工业株式会社

Inventor： 日吉透 ,  增田健良 ,  和田圭司

IPC: H01L29/12 ,  H01L21/205 ,  H01L21/302 ,  H01L21/3065 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/3065 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/02587 ,  H01L21/0262 ,  H01L21/0475 ,  H01L21/3081 ,  H01L29/045 ,  H01L29/0623 ,  H01L29/0696 ,  H01L29/0834 ,  H01L29/0839 ,  H01L29/1608 ,  H01L29/4236 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/66348 ,  H01L29/7397 ,  H01L29/7813 ,  Y10S438/931

Abstract: 衬底（1）具备相对于参考面具有5°以下的偏离角的主表面（MS）。参考面在六方晶系的情况下是{000-1}面且在立方晶系的情况下是{111}面。碳化硅层外延形成在衬底的主表面（MS）上。碳化硅层具备沟槽（6），沟槽（6）具有彼此相对的第一和第二侧壁（20a，20b）。第一和第二侧壁（20a，20b）中的每一个都包括沟道区。而且，第一和第二侧壁（20a，20b）中的每一个在六方晶系的情况下基本上都包括{0-33-8}面和{01-1-4}面之一，在立方晶系的情况下基本上包括{100}面。

公开(公告)号：CN102859660A

公开(公告)日：2013-01-02

申请号：CN201180018861.7

申请日：2011-11-07

Applicant: 住友电气工业株式会社

Inventor： 久保田良辅 ,  和田圭司 ,  增田健良 ,  盐见弘

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/268 ,  H01L29/1608 ,  H01L29/66068

Abstract: 制备具有表面的碳化硅衬底。通过执行通过表面到碳化硅衬底中的离子注入而形成杂质区（123至125）。执行用于活化杂质区的退火。退火包括：利用具有第一波长的第一激光照射碳化硅衬底的表面的步骤，以及利用具有第二波长的第二激光照射碳化硅衬底的表面的步骤。碳化硅衬底在第一和第二波长下分别具有第一和第二消光系数，第一消光系数与第一波长的比率大于5×105/m。第二消光系数与第二波长的比率小于5×105/m。因此可以减小在激光退火期间对碳化硅衬底表面的损伤。

公开(公告)号：CN102812537A

公开(公告)日：2012-12-05

申请号：CN201080065662.7

申请日：2010-12-20

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  佐佐木信 ,  西口太郎 ,  冲田恭子 ,  和田圭司 ,  宫崎富仁

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02002 ,  H01L21/02008 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66333 ,  H01L29/7395

Abstract: 公开了一种半导体器件（1），其具有半导体层（21-25）和衬底（2）。半导体层（21-25）由碳化硅制成，并且包括电流路径的至少一部分。衬底（2）具有用于支承半导体层（21-25）的第一表面（2A）和面对第一表面（2A）的第二表面（2B）。另外，衬底（2）由具有4H型单晶结构的碳化硅制成。并且，衬底（2）具有在光致发光测量时，在500nm附近波长处的峰强度与在390nm附近波长处的峰强度的比率为0.1或更小的物理特性。所公开的方法得到具有低导通电阻的半导体器件（1）。

公开(公告)号：CN102770960A

公开(公告)日：2012-11-07

申请号：CN201180010752.0

申请日：2011-10-25

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  日吉透

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66734 ,  H01L21/02233 ,  H01L21/02255 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/0465 ,  H01L21/049 ,  H01L29/0623 ,  H01L29/086 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/4236 ,  H01L29/45 ,  H01L29/66068 ,  H01L29/6634 ,  H01L29/66348 ,  H01L29/66727 ,  H01L29/7802 ,  H01L29/7813

Abstract: 一种MOSFET（1），配备有碳化硅衬底（10）、活性层（20）、栅氧化物膜（30）以及栅电极（40）。活性层（20）包括主体区（22），当对栅电极（40）施加电压时在接触栅氧化物膜（30）的区域形成反型层（29）。主体区具有：低浓度区（22B），其布置在形成有反型层（29）的区域并包含低浓度杂质；以及高浓度区（22A），其布置在形成有反型层（29）的区域、在反型层（29）中的载流子迁移方向上与低浓度区（22B）相邻，并包含浓度大于低浓度区（22B）的杂质。

公开(公告)号：CN102484126A

公开(公告)日：2012-05-30

申请号：CN201180003503.9

申请日：2011-02-07

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7811 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/41741 ,  H01L29/42372 ,  H01L29/66068

Abstract: 所公开的碳化硅绝缘栅型半导体元件(100)的终端构造提供有：第一导电类型的半导体层(132)，其具有第一主面(137)；栅电极(142)；以及源布线(101)。其中在半导体层(132)内提供第二导电类型的主体区(133)、第一导电类型的源区(134)、第二导电类型的接触区(135)和外围RESURF区(105)以及。外围RESURF区(105)的不含主体区(133)的部分具有至少1/2半导体层(132)的厚度的宽度。由此，可以提供高电压、高性能的碳化硅绝缘栅型半导体器件(100)。

公开(公告)号：CN102227812A

公开(公告)日：2011-10-26

申请号：CN201080003346.7

申请日：2010-07-08

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  玉祖秀人

IPC: H01L29/41 ,  H01L21/28 ,  H01L21/283 ,  H01L21/336 ,  H01L29/12 ,  H01L29/417 ,  H01L29/78

CPC classification number: H01L29/66068 ,  H01L21/0445 ,  H01L21/045 ,  H01L21/0485 ,  H01L21/049 ,  H01L21/324 ,  H01L29/1608 ,  H01L29/45 ,  H01L29/7802

Abstract: 提供了一种半导体器件，所述半导体器件具有的构造能够实现抑制绝缘构件中的电特性劣化。提供了n-SiC层(12)、形成在n-SiC层(12)的主表面上的源极接触电极(16)、被布置成与n-SiC层(12)的主表面上的源极接触电极(16)隔开一段距离的栅电极(17)以及位于源极接触电极(16)和栅电极(17)之间的层间绝缘膜(210)。在源极接触电极(16)和层间绝缘膜(210)彼此相邻的同时执行加热至不高于1200℃的温度时，层间绝缘膜(210)中的电阻降低率不高于5％。