公开(公告)号：CN1300854C

公开(公告)日：2007-02-14

申请号：CN03158448.9

申请日：2003-09-10

Applicant: 国际商业机器公司

Inventor： 朴炳柱 ,  杰克·A·曼德尔曼 ,  古川俊治

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/785 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/78621 ,  H01L29/78636

Abstract: 本发明公开了一种带有用于源极/漏极区的掺杂侧壁的多台面式FET结构及其形成方法。在制造过程中，源极和漏极侧壁的暴露使得整个侧壁能够被均匀地掺杂，尤其是当采用与几何形状无关的掺杂方法时，如气相掺杂或等离子体掺杂。得到的器件具有高度独立并且精确控制的阈值电压及电流强度，并且，由于与采用现有技术形成的台面相比台面可以非常高，因此可以具有非常高的硅的单位面积电流。用于形成多台面式FET结构的方法提供为可以采用镶嵌栅极工艺(damascene gate process)，或者采用镶嵌替换栅极工艺(damascene replacement gate process)，而不是传统的减蚀刻方法。

公开(公告)号：CN1849705A

公开(公告)日：2006-10-18

申请号：CN200480025952.3

申请日：2004-09-07

Applicant: 国际商业机器公司

Inventor： 安东尼·I·乔 ,  古川俊治 ,  帕特里克·R·瓦里坎普 ,  杰弗里·W·斯莱特 ,  关口章久

IPC: H01L21/8238

CPC classification number: H01L21/28202 ,  H01L21/823842 ,  H01L21/823857

Abstract: 一种形成CMOS半导体(10)材料的方法，分别覆盖有PFET(16)和NFET(14)栅极电介质层的PFET区域(16)和NFET区域(14)形成在半导体衬底(12)上，PFET(16)和NFET(14)栅极电介质层由硅氧化物和其不同程度的氮化(18D和18E)构成。提供具有PFET(16)区域和NFET(14)区域的硅衬底(12)并在其上方形成PFET和NFET栅极氧化物层。提供PFET区域之上的PFET栅极氧化物层的氮化，以在PFET区域之上形成具有在PFET区域之上的PFET栅极电介质层中的第一氮原子浓度水平的PFET栅极电介质层(42)。提供NFET栅极氧化物层的氮化，以在NFET区域之上形成具有与第一浓度水平不同的氮原子浓度水平的NFET栅极电介质层(40)。NFET栅极电介质层(40)和PFET栅极电介质层(42)可以具有相同的厚度。

公开(公告)号：CN1828861A

公开(公告)日：2006-09-06

申请号：CN200610002740.4

申请日：2006-01-25

Applicant: 国际商业机器公司

Inventor： S·J·霍姆斯 ,  M·C·哈基 ,  C·W·科布格尔三世 ,  古川俊治 ,  D·V·霍拉克

IPC: H01L21/762 ,  H01L21/84 ,  H01L27/12

CPC classification number: H01L29/0653 ,  B82Y10/00 ,  H01L21/28114 ,  H01L21/3086 ,  H01L21/31144 ,  H01L21/76224 ,  H01L21/76243 ,  H01L21/76267 ,  H01L21/76283 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/1083 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7833 ,  H01L29/78654 ,  H01L29/78684

Abstract: 半导体结构和形成半导体结构的方法。半导体结构包括纳米结构或使用纳米结构制造。形成半导体结构的方法包括使用纳米掩模产生纳米结构和使用产生的纳米结构实施附加半导体工艺步骤。

公开(公告)号：CN1716608A

公开(公告)日：2006-01-04

申请号：CN200510064109.2

申请日：2005-04-11

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  马克·C·哈基 ,  戴维·V·霍雷克 ,  查尔斯·W·科伯格第三 ,  马克·E·马斯特斯 ,  彼得·H·米切尔

IPC: H01L27/10 ,  H01L21/8239

CPC classification number: G11C13/025 ,  B82Y10/00 ,  G11C13/0033 ,  G11C2213/17 ,  H01L27/108 ,  H01L27/10861 ,  H01L27/10873 ,  Y10S977/742

Abstract: 一种用于存储电路的增益单元，一种由多个增益单元形成的存储电路，以及制作此种增益单元和存储电路的方法。所述存储增益单元包括存储电容器，写入部件和读取部件，所述写入部件与所述存储电容器电连接，从而对所述存储电容器进行充电和放电，以限定存储电荷。所述读取部件包括一个或多个半导电的碳纳米管，其每一个均电连接在源极和漏极之间。每个碳纳米管的一部分均受读取栅极和存储电容器的栅控，由此调整通过每个半导电的碳纳米管由源极流至漏极的电流。所述电流与所述存储电容器存储的电荷成正比。在某些实施例中，所述存储增益单元可以包括多个存储电容器。

公开(公告)号：CN1516903A

公开(公告)日：2004-07-28

申请号：CN02811244.X

申请日：2002-05-20

Applicant: 国际商业机器公司

Inventor： 古川俊治

IPC: H01L29/786

CPC classification number: H01L29/78603 ,  H01L21/76264 ,  H01L29/66772 ,  H01L29/78606 ,  H01L29/78654

Abstract: 一种硅/绝缘体(SOI)场效应晶体管(FET)包含硅衬底，其硅层在氧化物埋层上，氧化物埋层有掺杂区和未掺杂区。掺杂区的介电常数不同于未掺杂区。硅层中还有一本体区将硅层中的源/漏区分开。源/漏区安排在掺杂区上面，而本体区安排在未掺杂区上面。栅介电层在本体区上面，而栅导体层在栅介电层上面。

公开(公告)号：CN1516902A

公开(公告)日：2004-07-28

申请号：CN02811854.5

申请日：2002-05-30

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  马克·黑凯 ,  史蒂文·霍尔姆斯 ,  戴维·霍雷克 ,  威廉·马

IPC: H01L29/49 ,  H01L21/28 ,  H01L29/786

CPC classification number: H01L29/66484 ,  H01L21/2807 ,  H01L29/7831 ,  H01L29/78645 ,  H01L29/78648

Abstract: 本发明提供一种双或双重栅极逻辑器件，其具有始终自对准的栅极导体，且其沟道的宽度不变。本发明还提供一种选择性地蚀刻含锗栅极导体材料，而不明显地蚀刻相邻硅沟道材料的方法。按此方式，栅极导体可被包覆于介电壳中，而不改变硅沟道的长度。此沟道材料可采用单晶硅晶片。自对准的双栅极MOSFET的柱或叠层，利用蚀刻并列重叠的含锗栅极导体区域所形成。栅极导体材料和介电绝缘材料的垂直蚀刻，提供了基本充分的自对准双栅极叠层。本发明同时提出一种可选择性地蚀刻栅极导体材料，而不蚀刻沟道材料的工艺。

公开(公告)号：CN1914722B

公开(公告)日：2013-01-23

申请号：CN200580003133.3

申请日：2005-03-22

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  查尔斯·W.·考伯格三世 ,  詹姆斯·A.·斯林科曼

IPC: H01L21/84 ,  H01L27/12 ,  H01L21/762 ,  H01L29/786

CPC classification number: H01L21/7624 ,  H01L29/66772 ,  H01L29/66795 ,  H01L29/7842 ,  H01L29/7849 ,  H01L29/785 ,  H01L29/78603 ,  H01L29/78645 ,  H01L29/78654

Abstract: 一种绝缘体上硅(SOI)器件和结构，在硅有源层中具有局部应变区域，通过增大隔开硅有源层和衬底的掩埋绝缘层的下方区域的厚度而形成。从绝缘层的下方加厚区域传递到上方应变区域的应力增大了有源层的这些受限区域中的载流子迁移率。形成在该硅有源层中和上的器件可受益于隔开的应变区域中的增大的载流子迁移率。

公开(公告)号：CN1943055B

公开(公告)日：2011-02-23

申请号：CN200580004671.4

申请日：2005-02-10

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  马克·C·哈凯 ,  史蒂文·J·霍姆斯 ,  戴维·V·霍拉克 ,  查尔斯·W·科伯格三世 ,  彼得·米切尔 ,  拉里·A·内斯比特

IPC: H01L51/05 ,  H01L51/30

CPC classification number: H01L51/057 ,  B82Y10/00 ,  G11C13/025 ,  H01L29/0665 ,  H01L29/0673 ,  H01L29/0676 ,  H01L29/125 ,  H01L29/66409 ,  H01L29/772 ,  H01L51/0048 ,  Y10S977/734

Abstract: 本发明涉及一种用于形成碳纳米管场效应晶体管、碳纳米管场效应晶体管的阵列的方法，以及该方法形成的器件结构和器件结构的阵列。该方法包括形成堆叠结构，该堆叠结构包括栅极电极层和催化剂垫，该催化剂垫每个与源极/漏极接触电耦接。该栅极电极层分为多个栅极电极且至少一个半导体碳纳米管通过化学气相沉积工艺合成在所述催化剂垫的每个上。所完成的器件结构包括具有被覆盖以栅极电介质的侧壁的栅极电极和与该栅极电极的所述侧壁相邻的至少一个半导体碳纳米管。源极/漏极接触与该半导体碳纳米管的相对两端电耦接从而完成该器件结构。可以配置多个器件结构作为存储电路或者作为逻辑电路。

公开(公告)号：CN100568465C

公开(公告)日：2009-12-09

申请号：CN200410082454.4

申请日：2004-09-22

Applicant: 国际商业机器公司

Inventor： 古川俊治 ,  马克·C·黑基 ,  戴维·V·霍勒克 ,  查尔斯·W·科伯格第三 ,  彼得·H·米切尔

IPC: H01L21/335 ,  H01L21/336 ,  H01L29/772 ,  H01L29/78

CPC classification number: H01L29/66772 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/78645 ,  H01L29/78648

Abstract: 形成具有环绕、垂直对准、双栅电极的场效应晶体管。以具有埋入硅岛的绝缘硅(SOI)结构开始，通过在SOI结构内产生空腔，垂直参考边缘被限定并且在能够可靠进行的两个回刻蚀步骤期间被使用。第一回刻蚀以第一距离除去随后在其上方使用栅极导体材料的氧化层的一部分。第二回刻蚀以第二距离除去所述栅极导体材料的一部分。第一和第二距离之间的差限定了最终器件的栅极长度。在剥离氧化层之后，露出在所有四个侧表面上环绕所述埋入硅岛的垂直栅电极。

公开(公告)号：CN100552938C

公开(公告)日：2009-10-21

申请号：CN200710101273.5

申请日：2007-04-20

Applicant: 国际商业机器公司

Inventor： 查尔斯·W.克伯格三世 ,  斯蒂芬·J.·霍姆斯 ,  古川俊治 ,  戴维·V.·霍拉克 ,  马克·C.·哈克

IPC: H01L23/525

CPC classification number: H01L23/53276 ,  H01L23/5256 ,  H01L2924/0002 ,  Y10S977/742 ,  H01L2924/00

Abstract: 本发明公开一种熔丝结构及其操作方法。该熔丝结构操作方法包括提供一种结构。该结构包括：(a)导电层，(b)悬空而不接触导电层的N个导电区。N是正整数且N大于1。N个导电区电连接在一起。该结构操作方法还包括使N个导电区的第一导电区接触导电层，而不使其余的N-1个导电区接触导电层。